公开(公告)号：CN119493764A

公开(公告)日：2025-02-21

申请号：CN202311028023.9

申请日：2023-08-15

Applicant: 清华大学

Inventor： 张超 ,  段之萌 ,  阳辉 ,  宋健

IPC: G06F15/78 ,  G06F17/14

Abstract: 本申请涉及光通信中数字信号处理技术领域，特别涉及一种并行FFT的FPGA、电子设备及设计方法，其中，并行FFT的FPGA包括：一个或多个串行模块，其中，每个串行模块包括多个串行子模块，每个串行子模块对快速傅立叶变换FFT的FFT数据进行蝶形运算得到第一运算结果；并行模块，其中，并行模块包括一个或多个并行子模块，串行模块的每个串行子模块输出的第一运算结果输入到对应并行子模块的输入端，并行子模块对每个第一运算结果进行蝶形运算的并行处理，输出对应路数的第二运算结果，以将FFT数据转换为对应路数的数据。由此，解决了相关技术中，FPGA的IP核工作效率低，对于高性能应用的适配度较低，资源消耗较大等问题。

公开(公告)号：CN119483812A

公开(公告)日：2025-02-18

申请号：CN202311014546.8

申请日：2023-08-11

Applicant: 清华大学

Inventor： 张超 ,  段之萌 ,  阳辉 ,  宋健

IPC: H04L1/00

Abstract: 本申请涉及一种全并行信号的处理方法、装置、电子设备及存储介质，其中，方法包括：接收发射机发送的目标PN码的调制信号，利用调制信号与预设模拟信号进行并行卷积运算，得到调制信号的最优采样点；基于调制信号的最优采样点进行并行信道估计和并行信道均衡操作，获取调制信号的均衡数据；以及对调制信号的均衡数据进行并行解映射操作，生成调制信号的软比特数据，并利用软比特数据，对调制信号进行Viterbi解码，以得到调制信号对应的全并行信号的原始输入序列。由此，解决了无法将调制解调算法全部并行实现，难以降低核心速率，计算速度较慢等问题。