公开(公告)号：CN119646902A

公开(公告)日：2025-03-18

申请号：CN202411760311.8

申请日：2024-12-02

Applicant: 海宁奕斯伟计算技术有限公司 ,  北京奕斯伟计算技术股份有限公司

Inventor： 赵创 ,  华力

IPC: G06F21/72

Abstract: 本申请公开了一种加密电路、解密电路、芯片以及电子设备，属于安全技术领域。以加密电路为例，该加密电路包括加密操作模块和错误检测模块；加密操作模块，用于对输入的第一数据执行至少两次的加密操作，得到加密后的至少两个第二数据；错误检测模块，用于比较至少两个第二数据是否一致，在至少两个第二数据不一致的情况下，确定加密操作过程中存在错误注入。该加密电路通过多次执行加密操作，比较多次执行的加密结果是否一致，来检测加密操作过程中是否存在错误注入，使得加密电路具备检测错误注入的能力，提高了加密安全性。

公开(公告)号：CN118784779A

公开(公告)日：2024-10-15

申请号：CN202410789335.X

申请日：2024-06-18

Applicant: 海宁奕斯伟计算技术有限公司 ,  北京奕斯伟计算技术股份有限公司

Inventor： 江航 ,  华力

IPC: H04N5/268 ,  H04N5/765

Abstract: 本申请公开了接口转换电路、信号处理方法、设备及芯片，属于电子技术领域。接口转换电路接口包括存储单元、映射单元和误差检测单元，存储单元用于根据写地址信号写入由多媒体模块接口输出的第一图像信号，根据读地址信号读取第一图像信号，向映射单元输出第一图像信号；映射单元用于重排序接收到的第一图像信号的像素分量，得到满足显示模块接口的显示需求的第二图像信号，向显示模块接口发送第二图像信号；误差检测单元用于获取写地址信号和读地址信号，根据写地址信号和读地址信号调整存储单元的读写时序。误差检测单元纠正读写时序，避免存储单元爆满导致第一图像信号丢失，保证显示质量。

公开(公告)号：CN119031177A

公开(公告)日：2024-11-26

申请号：CN202410971767.2

申请日：2024-07-18

Applicant: 海宁奕斯伟计算技术有限公司 ,  北京奕斯伟计算技术股份有限公司

Inventor： 郭黎 ,  华力

IPC: H04N21/438 ,  H04N21/61

Abstract: 本申请公开了多媒体接收设备、多媒体传输系统及信号处理方法，属于电子技术领域。多媒体接收设备包括信号处理电路和解调器，信号处理电路用于接收第一模拟信号，在第一模拟信号存在信号损耗的情况下，对第一模拟信号进行视频钳位和视频补偿，得到第一模拟信号对应的第二模拟信号，视频钳位用于补偿信号损耗中的直流成分损耗，视频补偿用于补偿信号损耗中的电平衰减；信号处理电路还用于将第二模拟信号模数转换为第一数字信号；解调器用于解码第一数字信号。在第一模拟信号出现信号损耗的情况下，自动进行信号补偿，补偿得到的第二模拟信号的精确度高。

公开(公告)号：CN117370233A

公开(公告)日：2024-01-09

申请号：CN202311227131.9

申请日：2023-09-21

Applicant: 海宁奕斯伟集成电路设计有限公司 ,  北京奕斯伟计算技术股份有限公司

Inventor： 江航 ,  华力 ,  郭黎

IPC: G06F13/16 ,  G06F13/24 ,  G06F13/38 ,  G06F13/40 ,  H04N21/4363

Abstract: 本申请提供一种HDMI控制器UPI存储电路和UPI数据存储方法，涉及数据存储技术领域，所述电路包括：存储逻辑控制电路和公共存储模块，存储逻辑控制电路连接HDMI控制器和公共存储模块，其中：HDMI控制器用于基于时钟脉冲，连续向存储逻辑控制电路发送获取的UPI数据，并在检测到第一使能信号无效的情况下，停止数据发送；存储逻辑控制电路用于基于HDMI控制器的发送时序，依次接收HDMI控制器在不同时钟脉冲发送的UPI数据；基于UPI数据确定UPI有效数据，并依次将UPI有效数据存储至公共存储模块中。本申请可实现对UPI数据的完整存储，提高对UPI数据解析的准确度。

公开(公告)号：CN117499680A

公开(公告)日：2024-02-02

申请号：CN202311220240.8

申请日：2023-09-20

Applicant: 海宁奕斯伟集成电路设计有限公司 ,  北京奕斯伟计算技术股份有限公司

Inventor： 郭黎 ,  江航 ,  华力

IPC: H04N19/85 ,  H04N19/423 ,  H04N19/184

Abstract: 本申请提供一种视频流压缩同步控制电路、方法及设备，视频流压缩同步控制电路包括同步信息生成模块和数据缓存模块，其中：所述同步信息生成模块，用于接收针对视频流数据的时序信号；对所述时序信号进行重定时处理，生成同步信号；向所述数据缓存模块发送所述同步信号；所述数据缓存模块，用于接收所述时序信号和所述视频流数据；根据所述时序信号对所述视频流数据进行重组缓存处理，得到有效视频流数据；根据所述同步信号输出所述有效视频流数据。本申请的方案，能够保证同步信号与有效视频流数据的严格同步，使得有效视频流数据能够正确的输入到下游的显示设备中，保障显示设备正确的显示。

公开(公告)号：CN117032578A

公开(公告)日：2023-11-10

申请号：CN202311056869.3

申请日：2023-08-18

Applicant: 海宁奕斯伟集成电路设计有限公司 ,  北京奕斯伟计算技术股份有限公司

Inventor： 赵创 ,  华力

IPC: G06F3/06 ,  G06F15/78 ,  G06F15/76

Abstract: 本公开提供了一种控制装置、方法、电子设备及存储介质，可以应用于存储技术领域。该控制装置包括：缓存控制电路，包括：缓冲存储模块；缓存控制子电路，配置为在确定与待存储数据对应的存储模式为间接存储模式的情况下，将待存储数据缓存至缓冲存储模块；以及指令执行电路，配置为根据与间接存储模式对应的控制指令，执行将缓存的待存储数据存储至存储器的操作。