一种芯片系统及工作状态配置方法

    公开(公告)号:CN119990011A

    公开(公告)日:2025-05-13

    申请号:CN202510033561.X

    申请日:2025-01-08

    Inventor: 黄瑞锋 刘勋

    Abstract: 本发明实施例提供一种芯片系统及工作状态配置方法。本发明实施例提供的一种芯片系统包括:至少一层芯片,每层芯片设置有至少一个时序器件,所述时序器件包括工作状态可配置的可配置时序器件;连接结构,两端对应连接一个所述可配置时序器件;在所述芯片系统工作时,如果确定所述芯片系统的数据传输需求为有数据传输,则按照所述芯片系统的时序需求,对所述可配置时序器件的工作状态进行配置,以改变所述芯片系统的有效传输路径。本发明实施例提供的技术方案配置所述可配置时序器件的工作状态,以改变所述芯片系统的有效传输路径,使所述芯片系统满足所述芯片系统的时序需求,避免芯片系统中的时序不正确影响芯片系统性能,降低芯片故障率。

    集成电路的验证方法、装置、电子设备、存储介质

    公开(公告)号:CN114548006B

    公开(公告)日:2025-02-07

    申请号:CN202210171611.7

    申请日:2022-02-24

    Inventor: 魏洁 刘勋

    Abstract: 一种集成电路的验证方法、装置、电子设备、存储介质。该集成电路的验证方法包括:获取多个异步时序器件对;根据多个异步时序器件对,对集成电路执行模型构建处理,以得到待仿真电路;对待仿真电路进行前端仿真验证;其中,模型构建处理包括:针对每个异步时序器件对:根据第一时序器件和第二时序器件之间的电路特性,确定响应时间;根据响应时间,构建响应模型;将响应模型添加入集成电路中基于第一时序器件和第二时序器件确定的数据链路。该方法能够精准地对异步界面中的各个异步时序器件对注入亚稳态信号,以较小的改动实现准确、快速的逻辑仿真,将异步界面的验证提前到前端仿真阶段执行,极大地降低了定位潜在问题的难度,缩减了验证时间。

    芯粒以及芯粒的控制方法

    公开(公告)号:CN116414212B

    公开(公告)日:2024-02-13

    申请号:CN202310397447.6

    申请日:2023-04-13

    Inventor: 陈佰儒 刘勋

    Abstract: 本公开涉及一种芯粒及芯粒的控制方法。该芯粒包括物理层功能模块和第一物理层接口模块,物理层功能模块包括发送状态机子模块、数据报文发送子模块和控制报文发送子模块。数据报文发送子模块配置为提供第一数据报文,控制报文发送子模块配置为提供第一状态进入报文,发送状态机子模块配置为控制物理层功能模块由向第一物理层接口模块提供第一数据报文切换为向第一物理层接口模块提供第一状态进入报文,使第一物理层接口模块由通过物理链路向另一芯粒提供第一数据报文切换为通过物理链路向另一芯粒提供第一状态进入报文,以及控制第一物理层接口模块由工作状态进入低功耗状态。该芯片不需要使用额外的管脚来控制第一物理层接口模块进入低功耗状态。

    芯粒以及芯粒的控制方法

    公开(公告)号:CN116414212A

    公开(公告)日:2023-07-11

    申请号:CN202310397447.6

    申请日:2023-04-13

    Inventor: 陈佰儒 刘勋

    Abstract: 本公开涉及一种芯粒及芯粒的控制方法。该芯粒包括物理层功能模块和第一物理层接口模块,物理层功能模块包括发送状态机子模块、数据报文发送子模块和控制报文发送子模块。数据报文发送子模块配置为提供第一数据报文,控制报文发送子模块配置为提供第一状态进入报文,发送状态机子模块配置为控制物理层功能模块由向第一物理层接口模块提供第一数据报文切换为向第一物理层接口模块提供第一状态进入报文,使第一物理层接口模块由通过物理链路向另一芯粒提供第一数据报文切换为通过物理链路向另一芯粒提供第一状态进入报文,以及控制第一物理层接口模块由工作状态进入低功耗状态。该芯片不需要使用额外的管脚来控制第一物理层接口模块进入低功耗状态。

    功耗监测系统、相关方法、装置、处理器及介质

    公开(公告)号:CN112559282A

    公开(公告)日:2021-03-26

    申请号:CN202011420661.1

    申请日:2020-12-08

    Inventor: 陈佰儒 刘勋

    Abstract: 本申请实施例中的功耗监测系统、相关方法、装置、处理器及介质,功耗监测系统包括:对应功能模块设置的至少一事件监测模块,用于监测所述功能模块的至少一待监测硬件事件的发生情况,以得到事件统计参数;控制模块,耦接所述至少一事件监测模块,用于根据所述至少一个功能模块的事件统计参数计算所述集成电路的动态功耗。本申请实施例中的功耗监测系统,通过对应集成电路的各个功能模块配置事件监测模块,以监测功能模块的待监测硬件事件的发生情况而形成事件统计参数,并由计算与之对应的动态功耗,以能监测到全面精准的动态功耗。

    扫描链及其设计方法和基于扫描链的串行扫描复位方法

    公开(公告)号:CN112684327B

    公开(公告)日:2023-09-05

    申请号:CN202011380054.7

    申请日:2020-11-30

    Inventor: 刘勋 张倬

    Abstract: 本公开提供一种扫描链及其设计方法和基于扫描链的串行扫描复位方法,该方法包括:提供扫描链,扫描链包括串行级联的多个设定寄存器,其中,除扫描链的起始的设定寄存器之外的每个设定寄存器的扫描/复位输入端连接到上一相邻的设定寄存器的复位输出端;使扫描链处于扫描/复位模式,向起始的设定寄存器的扫描/复位输入端施加复位数据信号,提供时钟输入,进行串行扫描复位且使得除扫描链的起始的设定寄存器之外的每个设定寄存器的扫描/复位数据输入端被输入复位数据信号。本公开基于多个设定寄存器串行级联形成扫描链,复用扫描链进行串行扫描,将复位数据信号扫描入所有的寄存器,实现所有寄存器的复位功能,节省大量连线资源与寄存器面积。

    芯片及其功耗管理方法、电子装置

    公开(公告)号:CN116225200A

    公开(公告)日:2023-06-06

    申请号:CN202310085284.8

    申请日:2023-02-02

    Inventor: 刘勋 贾琳黎

    Abstract: 一种芯片及其功耗管理方法、电子装置。该芯片包括:数据总线和控制总线;多个功能模块,分别配置为连接到数据总线和控制总线,并且通过数据总线进行数据传输;分布式功耗与温度监测网络,分布在芯片中且配置为收集芯片的活动数据和温度数据;功耗管理处理单元,配置为通过控制总线接收活动数据与温度数据,基于活动数据与温度数据计算芯片的功耗数据,并且基于功耗数据来输出调节多个功能模块与数据总线之间的数据传输带宽的控制信号;以及多个节流开关,配置为基于控制信号来分别调节多个功能模块与数据总线之间的数据传输带宽。该芯片具有改善的功耗管理性能。

    扫描链及其设计方法和基于扫描链的串行扫描复位方法

    公开(公告)号:CN112684327A

    公开(公告)日:2021-04-20

    申请号:CN202011380054.7

    申请日:2020-11-30

    Inventor: 刘勋 张倬

    Abstract: 本公开提供一种扫描链及其设计方法和基于扫描链的串行扫描复位方法,该方法包括:提供扫描链,扫描链包括串行级联的多个设定寄存器,其中,除扫描链的起始的设定寄存器之外的每个设定寄存器的扫描/复位输入端连接到上一相邻的设定寄存器的复位输出端;使扫描链处于扫描/复位模式,向起始的设定寄存器的扫描/复位输入端施加复位数据信号,提供时钟输入,进行串行扫描复位且使得除扫描链的起始的设定寄存器之外的每个设定寄存器的扫描/复位数据输入端被输入复位数据信号。本公开基于多个设定寄存器串行级联形成扫描链,复用扫描链进行串行扫描,将复位数据信号扫描入所有的寄存器,实现所有寄存器的复位功能,节省大量连线资源与寄存器面积。

    延时计算电路、芯片运行频率获取方法、装置及电子设备

    公开(公告)号:CN112667024A

    公开(公告)日:2021-04-16

    申请号:CN202011623520.X

    申请日:2020-12-31

    Inventor: 刘勋 魏洁 陈佰儒

    Abstract: 本申请涉及一种延时计算电路、芯片运行频率获取方法、装置及电子设备。延时计算电路包括选择控制模块、行波计数器和多个振荡信号生成模块,多个振荡信号生成模块用于与目标芯片中包括的多条目标关键路径一一对应连接。多个振荡信号生成模块中,每个振荡信号生成模块用于在对应的目标关键路径的延时作用下生成振荡信号。选择控制模块用于分别选取出多个振荡信号生成模块中的每个振荡信号生成模块所生成的振荡信号,并发送给行波计数器。行波计数器用于对接收到的每条振荡信号进行计数,以获得多个振荡信号生成模块中,每个振荡信号生成模块所生成的振荡信号在目标计数时长内的信号计数值。延时计算电路能够降低获得目标芯片整体运行频率的难度。

    集成电路、跨时钟域的数据传输方法、电子设备、存储介质

    公开(公告)号:CN119847283A

    公开(公告)日:2025-04-18

    申请号:CN202411930853.5

    申请日:2024-12-25

    Inventor: 陈佰儒 张倬 刘勋

    Abstract: 一种集成电路、跨时钟域的数据传输方法、电子设备、存储介质。该集成电路包括第一时钟域和第二时钟域,第一时钟域包括第一指针控制模块,第二时钟域包括第二指针控制模块,第一指针控制模块包括第一同步指针控制模块,第一同步指针控制模块配置为:响应于第一时钟信号的频率大于第二时钟信号的频率,根据第二时钟域的第二时钟相位和第二时钟周期、第一时钟信号、第一时钟域的第一时钟相位,确定第一时钟信号和第二时钟信号的相位关系,并基于相位关系确定第一指针控制信号;响应于第一时钟信号的频率小于第二时钟信号的频率,确定第一指针控制信号为第一值,以使得第一读指针和第一写指针在第一时钟信号的各个时钟周期增加第一值。

Patent Agency Ranking