-
公开(公告)号：CN119917064A
公开(公告)日：2025-05-02
申请号：CN202510402023.3
申请日：2025-04-01
Applicant: 浙江大学计算机创新技术研究院
Abstract: 本发明公开了一种用于FPGA高吞吐量的安全伪随机数发生器和方法。本发明方案基于FPGA，设计了12轮置换函数及其模块，每轮通过一系列线性与非线性操作对输入数据进行充分混淆；设计了非线性反馈移位寄存器的轮常数生成器，通过与特定位置的数据进行异或操作；设置计数器和逻辑电路对轮常数处理优化增加非线性变化；设置时间阈值机制，定期重种操作。本发明在显著减少节约了硬件资源的同时，还提升了数据随机性和抗攻击能力，提升了轮常数存储资源的利用率，实现高吞吐量、高效、高随机性的伪随机数生成，实现安全性与性能的平衡，提高了效率、不可预测性和硬件资源利用率，保证了长期运行中的随机性、安全性。
Search Results
1
records
(took 0.032 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
