公开(公告)号：CN109684665A

公开(公告)日：2019-04-26

申请号：CN201811388786.3

申请日：2018-11-21

Applicant: 浙江大学城市学院

Inventor： 杭国强 ,  卢杰 ,  王思远 ,  李焕 ,  胡晓慧 ,  章丹艳

IPC: G06F17/50 ,  G11C16/08 ,  G11C16/24

CPC classification number: G06F17/5045 ,  G11C16/08 ,  G11C16/24

Abstract: 本发明涉及基于FinFET的三值SRAM单元电路，包括：由FinFET晶体管构成的两个三值反相器交叉耦合所组成的逻辑值存储基本元件，所述逻辑值存储基本元件包含两个三值反相器，包括两个P沟道FinFET晶体管M1和M3，四个N沟道FINFET晶体管M2、M4、M5和M6；两个由FinFET晶体管构成的传输门作为存取管，所述两个存取管分别由N沟道FinFET晶体管M11、P沟道FinFET晶体管M12N沟道晶体管M9、P沟道晶体管M10构成。本发明的有益效果是：本发明电路通过两个三值反相器交叉耦合所组成的逻辑值存储基本元件、由传输门构成的存取管以及两个和内部节点分开的晶体管组建的三值SRAM单元电路，采用隔离和交叉耦合技术，实现了SRAM的三值存储，并增强三值数据存储的稳定性。

公开(公告)号：CN109684665B

公开(公告)日：2024-02-02

申请号：CN201811388786.3

申请日：2018-11-21

Applicant: 浙江大学城市学院

Inventor： 杭国强 ,  卢杰 ,  王思远 ,  李焕 ,  胡晓慧 ,  章丹艳

IPC: G06F30/30 ,  G11C16/08 ,  G11C16/24

Abstract: 本发明涉及基于FinFET的三值SRAM单元电路，包括：由FinFET晶体管构成的两个三值反相器交叉耦合所组成的逻辑值存储基本元件，所述逻辑值存储基本元件包含两个三值反相器，包括两个P沟道FinFET晶体管M1和M3，四个N沟道FINFET晶体管M2、M4、M5和M6；两个由FinFET晶体管构成的传输门作为存取管，所述两个存取管分别由N沟道FinFET晶体管M11、P沟道FinFET晶体管M12N沟道晶体管M9、P沟道晶体管M10构成。本发明的有益效果是：本发明电路通过两个三值反相器交叉耦合所组成的逻辑值存储基本元件、由传输门构成的存取管以及两个和内部节点分开的晶体管组建的三值SRAM单元电路，采用隔离和交叉耦合技术，实现了SRAM的三值存储，并增强三值数据存储的稳定性。

公开(公告)号：CN209070995U

公开(公告)日：2019-07-05

申请号：CN201821917820.7

申请日：2018-11-21

Applicant: 浙江大学城市学院

Inventor： 杭国强 ,  卢杰 ,  王思远 ,  李焕 ,  胡晓慧 ,  章丹艳

IPC: G11C11/402

Abstract: 本实用新型涉及基于FinFET的三值SRAM单元电路，包括：由FinFET晶体管构成的两个三值反相器交叉耦合所组成的逻辑值存储基本元件，所述逻辑值存储基本元件包含两个三值反相器，包括两个P沟道FinFET晶体管M1和M3，四个N沟道FINFET晶体管M2、M4、M5和M6；两个由FinFET晶体管构成的传输门作为存取管，所述两个存取管分别由N沟道FinFET晶体管M11、P沟道FinFET晶体管M12N沟道晶体管M9、P沟道晶体管M10构成。本实用新型的有益效果是：本实用新型电路通过两个三值反相器交叉耦合所组成的逻辑值存储基本元件、由传输门构成的存取管以及两个和内部节点分开的晶体管组建的三值SRAM单元电路，采用隔离和交叉耦合技术，实现了SRAM的三值存储，并增强三值数据存储的稳定性。