-
公开(公告)号：CN100514866C
公开(公告)日：2009-07-15
申请号：CN03814540.5
申请日：2003-06-17
Applicant: 汤姆森特许公司
Inventor： 卡尔·克里斯坦森
IPC: H03M13/29
CPC classification number: H03M13/2948 , H03M13/098 , H03M13/2915 , H04L49/45 , H04L49/557
Abstract: 一种纠正数据块(164)中的错误的迭代方法。首先利用从数据块(164)的8B/10B编码/解码中导出的信息识别坏字节。在每个识别的坏字节内，随后利用从数据块(164)中坏字节所处的那一行的奇偶校验编码中导出的信息识别可疑位。然后利用从数据块(164)中可疑位所处的那一列的奇偶校验编码中导出的信息，将每个可疑位分类成确认错误位或未确认错误位。然后纠正确认错误位，重置与确认错误位相对应的奇偶校验位，和清除坏字节。然后如果在数据块(164)中仍然存在一个或多个坏字节，则重复上面的过程。
-
公开(公告)号：CN1324557C
公开(公告)日：2007-07-04
申请号：CN03814527.8
申请日：2003-06-20
Applicant: 汤姆森特许公司
IPC: G10L19/00
CPC classification number: H04J3/0605 , G10L19/167 , H04H20/95
Abstract: 一种适于在广播路由器(100)中使用的两相解码器(296-1)，以及用于从数字音频数据流中提取数字音频数据子帧的方法。两相解码器(296)中的逻辑电路(298)通过根据估计的位时间构造转变窗口来提取数字音频数据子帧，利用快速时钟采样数字音频数据流，和将所采样的数字音频数据流施加到所述转变窗口，以便识别表示数字音频数据子帧的前置码的转变。
-
公开(公告)号：CN1868173A
公开(公告)日：2006-11-22
申请号：CN200480030328.2
申请日：2004-03-04
Applicant: 汤姆森特许公司
Inventor： 卡尔·克里斯坦森
IPC: H04L12/28
CPC classification number: H04L49/45 , H04L49/201 , H04L49/65
Abstract: 提供了一种广播路由器，其包括适合于第一、第二、和第三配置的至少一个机架。第一配置(401A)包括多个输入卡而没有输出卡。第二配置(401B)包括多个输出卡而没有输入卡。第三配置(400)包括多个输入和输出卡。
-
公开(公告)号：CN100583807C
公开(公告)日：2010-01-20
申请号：CN03814567.7
申请日：2003-06-17
Applicant: 汤姆森特许公司
IPC: H04L12/56
CPC classification number: H04J3/0688 , H04J3/0685 , H04L45/28 , H04L45/583 , H04L45/60 , H04M3/12 , H04M2201/14 , H04Q3/521 , H04Q2213/13003 , H04Q2213/1302 , H04Q2213/1304 , H04Q2213/13167 , H04Q2213/13214 , H04Q2213/13242 , H04Q2213/1334 , H04Q2213/13341
Abstract: 通过多机架广播路由器(100)的每个机架(102C、104C)可支持安装第一路由器矩阵卡(102A、104A)、冗余路由器矩阵卡(102B、104B)以及时钟需求输入和输入卡(136-1至136-N和138-1至138-M、142-1至142-N和144-1至144-M)。第一主时钟(134)存在于第一机架(102C)的第一路由器矩阵卡(102A)上，而第二主时钟(154)存在于第二机架(104C)的冗余路由器矩阵卡(104B)上。每个主时钟(134、154)被构造用于将各个公共时钟信号提供给第一和第二机架(102C和104C)的所有输入和输出卡(136-1至136-N和138-1至138-M、142-1至142-N和144-1至144-M)。控制逻辑电路(148、156)确定第一主时钟(134)或第二主时钟(154)是否发出公共时钟信号。
-
公开(公告)号：CN101072078A
公开(公告)日：2007-11-14
申请号：CN200710008046.8
申请日：2003-06-20
Applicant: 汤姆森特许公司
CPC classification number: H04J3/0605 , G10L19/167 , H04H20/95
Abstract: 一种适于在广播路由器(100)中使用的两相解码器(296－1)，以及用于从数字音频数据流中提取数字音频数据子帧的方法。两相解码器(296)中的逻辑电路(298)通过根据估计的位时间构造转变窗口来提取数字音频数据子帧，利用快速时钟采样数字音频数据流，和将所采样的数字音频数据流施加到所述转变窗口，以便识别表示数字音频数据子帧的前置码的转变。
-
Patent Agency Ranking
公开(公告)号：CN100347994C
公开(公告)日：2007-11-07
申请号：CN03814404.2
申请日：2003-06-16
Applicant: 汤姆森特许公司
CPC classification number: H04L45/586 , H04L12/54 , H04L45/00 , H04L45/16
Abstract: 提供一种可线性扩展的路由器(100)，包括第一、第二、第三和第四路由器部件(102，104，106和108)。第一、第二和第三离散链路(110，112和114)将第一路由器部件(102)的路由引擎(128)的输入侧耦合至第二、第三和第四路由器部件(104，106和108)的路由引擎(128)的输入侧。类似的，第四和第五离散链路(116和118)分别将第二路由器部件(104)的路由引擎(128)的输入侧耦合至第三和第四路由器部件(106和108)的路由引擎(128)的输入侧。最后，第六离散链路(120)将第三路由器部件(106)的路由引擎(128)的输入侧耦合至第四路由器部件(108)的路由引擎(128)的输入侧。
-
公开(公告)号：CN100454883C
公开(公告)日：2009-01-21
申请号：CN03818497.4
申请日：2003-06-13
Applicant: 汤姆森特许公司
CPC classification number: H04L45/16 , H04L45/00 , H04L45/583 , H04L45/60 , H04L49/15 , H04L49/201 , H04L49/203 , H04L49/205 , H04L49/206 , H04L49/25 , H04L49/30 , H04L49/45 , H04L49/552 , H04L2012/5664
Abstract: 全冗余线性可扩展路由器(100)包括第一、第二、第三和第四路由器部件(102、104、106和108)。每个路由器部件(102、104、106和108)包括第一和第二路由引擎(144和152、178和186、212和220、和246和254)。第一、第二和第三分离链路(110、112和114)将第一路由引擎(144)分别与第一路由引擎(178、212和246)耦合。第四和第五分离链路(116和118)将第一路由引擎(178)分别与第一路由引擎(212和246)耦合。第六分离链路(120)将路由引擎(212)与路由引擎(246)耦合。第七、第八和第九分离链路(122、124和126)将第二路由引擎(152)分别与第二路由引擎(186、220和254)耦合。第十和第十一分离链路(128和130)将第二路由引擎(186)分别与第二路由引擎(220和254)耦合。第十二分离链路(132)将路由引擎(220)与路由引擎(254)耦合。
-
公开(公告)号：CN1663209A
公开(公告)日：2005-08-31
申请号：CN03814570.7
申请日：2003-06-20
Applicant: 汤姆森特许公司
CPC classification number: H04L7/04 , H04H60/04 , H04L7/0331 , H04L7/08 , H04N21/23406 , H04N21/2381 , H04N21/242
Abstract: 一种用于从串行化AES数字音频数据流中提取所选时间信息的方法。检测指明所述串行化AES数字音频数据流的第一前同步码的第一转变(354)，并且，一旦检测出该转变，便初始化时间计数(355)。随后检测指明所述串行化AES数字音频数据的后续前同步码的第二转变(360)并停止时间计数。随后确定分隔第一和第二转变的时间。然后，将优选以快时钟脉冲计数(362)形式确定的间隔时间传送到供在对串行化AES数字音频数据流进行解码中使用的解码逻辑电路(298)。
-
公开(公告)号：CN1663170A
公开(公告)日：2005-08-31
申请号：CN03814569.3
申请日：2003-06-13
Applicant: 汤姆森特许公司
IPC: H04L9/00
CPC classification number: H04L45/60 , H04L45/00 , H04L45/16 , H04L45/563 , H04L49/201 , H04L49/254 , H04L49/45 , H04L49/552
Abstract: 一种广播路由器(100)，包括：多个输入卡(136－1到136－N)、第一和第二路由器矩阵卡(134A和134B)、和多个输出卡(138－1到138－M)。存在于请求配置的卡上的可编程器件(142－1到142－M)发出配置请求到与共享配置信息储存库(146)一起存在于配置控制卡(140)上的主控制器(148)。在允许另外的可编程器件请求配置的时间段过去之后，主控制器(148)轮询存在于卡上的可编程器件，以确定可编程器件中的哪一个已请求了配置，并且使用保存在共享配置信息储存库(146)中的配置信息来配置已经请求配置的每一个可编程器件。
-
公开(公告)号：CN1663165A
公开(公告)日：2005-08-31
申请号：CN03814571.5
申请日：2003-06-13
Applicant: 汤姆森特许公司
IPC: H04L1/20
CPC classification number: H04L1/22 , H04L1/0061 , H04L12/1868 , H04L45/60 , H04L49/201 , H04L49/206 , H04L49/557
Abstract: 一种容错路由器(100)，包含第一与第二路由器矩阵卡(122a与122b)。第一与第二路由器矩阵卡(122a与122b)接收共同的一组4n个奇偶校验编码的输入数字音频数据流，并且分别从这些数据流生成第一与第二组M个输出数字音频数据流。当第一与第二组数据流分别沿第一与第二路由器矩阵卡(122a与122b)传播时，每当检测到错误或者其他类型的故障情况时，设置一或多个健康(health)位。配置第一与第二奇偶校验检查电路(130a，130b)，以检测奇偶校验错误和/或将第一与第二组数据流的相对健康置为有效，并且根据奇偶校验错误分析、健康分析、或者这两者，选择两组数据流中的一个作为容错路由器(100)的输出。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.031 seconds)
