一种PWM控制DC-DC转换器

    公开(公告)号:CN102624228B

    公开(公告)日:2014-03-26

    申请号:CN201210091933.7

    申请日:2012-03-30

    IPC分类号: H02M3/155 H02M1/32

    摘要: 本发明公开一种电压反馈型PWM控制DC-DC转换器,它包括PWM控制电路,驱动电路,反馈回路,功率级以及软启动电路。PWM控制电路使用一种新型转换电路实现误差信号由电压域至电流域最后至时域的转换,替代传统结构中的误差放大器和比较器,从而消除了误差放大器输出高阻节点产生的极点,增强了环路稳定性,同时扩展了电路的工作带宽,工作频率的提高减少了片外电感、电容,更有利于系统集成;此外,通过周期性的控制跨导放大器的工作,降低了控制电路的平均静态功耗,进一步提高了转换器的效率;最后,由于PWM控制方式工作在固定的频率下,具有更好的噪声性能。适用于便携设备、消费电子及对噪声性能要求较高的射频收发芯片等领域。

    一种低电压电荷泵锁相环中高性能电荷泵电路

    公开(公告)号:CN103390998B

    公开(公告)日:2015-06-10

    申请号:CN201310326987.1

    申请日:2013-07-30

    IPC分类号: H02M3/07

    摘要: 本发明涉及一种低电压电荷泵锁相环中高性能电荷泵电路,其包括充放电电路及电流复制电路;第一电流复制支路、第二电流复制支路、第一充放电支路及第二充放电支路与偏置电路连接;第二电流复制支路、第一充电放电支路与第一轨到轨运算放大器连接,第一电流复制支路、第二充放电支路与第二轨到轨运算放大器连接,第一轨到轨运算放大器的输出端与同相输入端间通过第一密勒补偿电路连接,第二轨到轨运算放大器的输出端与同相输入端通过第二密勒补偿电路连接,第二充放电支路与第一电流复制支路的电流比值与第一充放电支路与第二电流复制支路的电流比值相等。本发明能扩大电流匹配的范围,动态电流匹配性能好,稳定性能高,安全可靠。

    一种带自动增益控制的射频发射前端电路

    公开(公告)号:CN102624407B

    公开(公告)日:2014-04-16

    申请号:CN201210092004.8

    申请日:2012-03-30

    IPC分类号: H04B1/04 H03G3/20

    摘要: 本发明公开一种带自动增益控制的射频发射前端电路,包括射频可变增益功率放大器,射频可变增益调制器和射频幅度检测自动控制电路。射频可变增益功率放大器由一级可变增益放大器和一个固定增益功率放大器级联构成。射频幅度检测自动控制电路包括射频幅度检测电路和反馈控制数字电路。射频幅度检测自动控制电路检测射频可变增益功率放大器电路中的第一级的输出信号幅度大小,根据幅度大小反馈控制射频可变增益调制器和射频可变增益功率放大器电路的增益大小。其优点是:本发明可灵活应用于幅度键控发射电路,尤其适用于对发射信号功率大小比较敏感,要求发射功率不随温度和工艺变化的场合。

    一种低电压电荷泵锁相环中高性能电荷泵电路

    公开(公告)号:CN103390998A

    公开(公告)日:2013-11-13

    申请号:CN201310326987.1

    申请日:2013-07-30

    IPC分类号: H02M3/07

    摘要: 本发明涉及一种低电压电荷泵锁相环中高性能电荷泵电路,其包括充放电电路及电流复制电路;第一电流复制支路、第二电流复制支路、第一充放电支路及第二充放电支路与偏置电路连接;第二电流复制支路、第一充电放电支路与第一轨到轨运算放大器连接,第一电流复制支路、第二充放电支路与第二轨到轨运算放大器连接,第一轨到轨运算放大器的输出端与同相输入端间通过第一密勒补偿电路连接,第二轨到轨运算放大器的输出端与同相输入端通过第二密勒补偿电路连接,第二充放电支路与第一电流复制支路的电流比值与第一充放电支路与第二电流复制支路的电流比值相等。本发明能扩大电流匹配的范围,动态电流匹配性能好,稳定性能高,安全可靠。

    一种宽频率工作范围、低功耗的自适应多路开关

    公开(公告)号:CN102621885B

    公开(公告)日:2013-10-30

    申请号:CN201210091662.5

    申请日:2012-03-30

    IPC分类号: G05B13/02 H03K17/042

    摘要: 本发明公开一种宽频率工作范围、低功耗的自适应多路开关,包括可配置的负载、可配置的数据输入管、可配置的时钟开关、可配置的电流源、译码及控制逻辑电路;所述可配置的负载,可配置的数据输入管,可配置的时钟开关和可配置的电流源分别连接译码及控制逻辑电路的输出控制信号;所述可配置的负载,可配置的数据输入管,可配置的时钟开关和可配置的电流源为堆叠的连接关系。本发明能自适应的根据输入信号的频率,进行工作电流和负载电阻的切换和调整,实现低功耗、宽频率范围工作。采用本发明的多路开关装置,工作范围宽、功耗低,接口和控制逻辑简单;特别适用于分时复用、软件无线电的射频通信系统中,和低功耗的高速数据通信或光纤通信中。

    一种宽频率工作范围、低功耗的自适应多路开关

    公开(公告)号:CN102621885A

    公开(公告)日:2012-08-01

    申请号:CN201210091662.5

    申请日:2012-03-30

    IPC分类号: G05B13/02 H03K17/042

    摘要: 本发明公开一种宽频率工作范围、低功耗的自适应多路开关,包括可配置的负载、可配置的数据输入管、可配置的时钟开关、可配置的电流源、译码及控制逻辑电路;所述可配置的负载,可配置的数据输入管,可配置的时钟开关和可配置的电流源分别连接译码及控制逻辑电路的输出控制信号;所述可配置的负载,可配置的数据输入管,可配置的时钟开关和可配置的电流源为堆叠的连接关系。本发明能自适应的根据输入信号的频率,进行工作电流和负载电阻的切换和调整,实现低功耗、宽频率范围工作。采用本发明的多路开关装置,工作范围宽、功耗低,接口和控制逻辑简单;特别适用于分时复用、软件无线电的射频通信系统中,和低功耗的高速数据通信或光纤通信中。

    高速低功耗真单相时钟2D型2/3双模分频器

    公开(公告)号:CN102739239B

    公开(公告)日:2014-11-05

    申请号:CN201210199324.3

    申请日:2012-06-15

    IPC分类号: H03K23/44 H03L7/18

    摘要: 本发明公开一种高速低功耗真单相时钟2D型2/3双模分频器,包括两个D触发器,D触发器采用同步触发,CK端接输入时钟,D端接逻辑控制单元的输出;模式切换控制单元输入接分频比控制端MODin和P;自适应功耗控制单元输入接触发器单元输出和模式切换控制单元的输出。本发明的控制电路内嵌集成于D触发器且D触发器采用有比逻辑降低电容负载来提高工作速度,同步工作模式降低分频器引入的时钟抖动,在同等高速下真单相时钟较电流模逻辑结构的电流由毫安级降为微安级,且将传统的由4个D触发器结构优化为2个D触发器,管子节省一半,相应的面积和功耗都减小了,自适应功耗控制模式根据分频比配置使双模预分频器功耗进一步节省50%。

    高速低功耗真单相时钟双模预分频器

    公开(公告)号:CN102710259B

    公开(公告)日:2014-08-13

    申请号:CN201210199062.0

    申请日:2012-06-15

    IPC分类号: H03L7/18

    摘要: 本发明公开一种高速低功耗真单相时钟双模预分频器,包括由多个静态CMOSD触发器组成的触发器单元、模式切换控制单元和自适应功耗控制单元,静态CMOSD触发器采用同步触发,静态CMOSD触发器的CK端接输入时钟,静态CMOSD触发器的D端接模式切换控制单元的输出;模式切换控制单元的输入接分频及模式控制端和触发器单元的输出;自适应功耗控制单元的输入接模块电源关断控制字和模式切换控制单元的输出。本发明的D触发器采用有比逻辑降低电容负载来提高工作速度,在同等高速下真单相时钟较电流模逻辑结构的电流由毫安级降为微安级,自适应功耗控制模式根据总分频比配置使双模预分频器功耗进一步节省15~50%。

    一种正交I/Q信号相位失衡校正电路

    公开(公告)号:CN102868650A

    公开(公告)日:2013-01-09

    申请号:CN201210338612.2

    申请日:2012-09-13

    IPC分类号: H04L25/02 H04L25/03

    摘要: 本发明提供一种在低中频无线接收机中实现高精度I/Q信号相位失衡校正的电路,实现高镜像抑制的要求。本发明利用I/Q信号的正交特性,采用矩阵耦合电路将I路信号与Q路信号通过电流加法电路进行耦合,从而在耦合的过程中实现相位失衡校正,耦合系数决定了校正幅度的大小。本发明中采用两组对管交叉的方法实现上面的矩阵耦合电路,耦合系数的大小由一个可变电流源和一个固定电流源控制。可变电流源采用一个8比特电流型DAC实现。本发明能精细地对相位偏差进行校正,校正精度高达0.04°,校正范围为,同时不造成幅度失衡。本发明无需高精度ADC模块和高性能DSP芯片,实现方法简单,集成度高,同时极大地降低了功耗。

    高速低功耗真单相时钟2D型2/3双模分频器

    公开(公告)号:CN102739239A

    公开(公告)日:2012-10-17

    申请号:CN201210199324.3

    申请日:2012-06-15

    IPC分类号: H03K23/44 H03L7/18

    摘要: 本发明公开一种高速低功耗真单相时钟2D型2/3双模分频器,包括两个D触发器,D触发器采用同步触发,CK端接输入时钟,D端接逻辑控制单元的输出;模式切换控制单元输入接分频比控制端MODin和P;自适应功耗控制单元输入接触发器单元输出和模式切换控制单元的输出。本发明的控制电路内嵌集成于D触发器且D触发器采用有比逻辑降低电容负载来提高工作速度,同步工作模式降低分频器引入的时钟抖动,在同等高速下真单相时钟较电流模逻辑结构的电流由毫安级降为微安级,且将传统的由4个D触发器结构优化为2个D触发器,管子节省一半,相应的面积和功耗都减小了,自适应功耗控制模式根据分频比配置使双模预分频器功耗进一步节省50%。