公开(公告)号：CN118413229B

公开(公告)日：2024-10-29

申请号：CN202410117206.6

申请日：2024-01-29

申请人： 江苏帝奥微电子股份有限公司

发明人： 刘沛源 ,  刘羽 ,  庄华龙

IPC分类号： H03M1/00 ,  H03M1/46

摘要： 本发明公开了一种高精度低功耗的10bit SAR ADC电路，包含采样保持模块、10位DAC模块、比较器模块、逐次逼近控制逻辑模块和寄存器模块，采样保持模块的输入端连接模拟输入信号，采样保持模块的输出端与10位DAC模块的输入端连接，10位DAC模块的输出端与比较器模块的反向输入端连接，比较器模块的同向输入端连接Vcm或接地，比较器模块的输出端连接逐次逼近控制逻辑模块的输入端，逐次逼近控制逻辑模块的第一输出端与10位DAC模块的控制端连接，逐次逼近控制逻辑模块的第二输出端与寄存器模块的输入端连接，寄存器模块的输出端输出10bit输出代码。本发明减小了ADC电路的功耗和芯片面积。

公开(公告)号：CN118413229A

公开(公告)日：2024-07-30

申请号：CN202410117206.6

申请日：2024-01-29

申请人： 江苏帝奥微电子股份有限公司

发明人： 刘沛源 ,  刘羽 ,  庄华龙

IPC分类号： H03M1/00 ,  H03M1/46

摘要： 本发明公开了一种高精度低功耗的10bit SAR ADC电路，包含采样保持模块、10位DAC模块、比较器模块、逐次逼近控制逻辑模块和寄存器模块，采样保持模块的输入端连接模拟输入信号，采样保持模块的输出端与10位DAC模块的输入端连接，10位DAC模块的输出端与比较器模块的反向输入端连接，比较器模块的同向输入端连接Vcm或接地，比较器模块的输出端连接逐次逼近控制逻辑模块的输入端，逐次逼近控制逻辑模块的第一输出端与10位DAC模块的控制端连接，逐次逼近控制逻辑模块的第二输出端与寄存器模块的输入端连接，寄存器模块的输出端输出10bit输出代码。本发明减小了ADC电路的功耗和芯片面积。