Patent search ap:("江苏大学") AND inv:"蔡新颖" Page 1

1.

发明公开
一种基于FPGA的多精度卷积加速架构设计与部署方法审中-实审

公开(公告)号：CN119358600A

公开(公告)日：2025-01-24

申请号：CN202411399979.4

申请日：2024-10-09

Applicant: 江苏大学

Inventor： 金华 , 蔡新颖 , 宋雪桦 , 王昌达

IPC: G06N3/0464 , G06N3/063 , G06N3/084 , G06V10/44 , G06V10/80 , G06V10/82

Abstract: 本发明属于深度学习硬件加速技术领域，具体涉及一种基于FPGA的多精度卷积加速架构设计与部署方法。利用一种精确且适用于FPGA的多精度量化方法和一种优化资源利用的卷积运算方法，通过层融合并在每一个卷积层中采用多精度量化以减少计算量并保持模型精度。同时，设计了一种新颖的卷积处理单元，以适应多样化的卷积需求并提高硬件资源的利用率。本发明实现了在边缘设备上的高效CNN推理加速，促进了高吞吐量和高模型精度的实现，有效提高了信息处理的速度和效率。

Patent Agency Ranking