-
公开(公告)号：CN113364738B
公开(公告)日：2022-09-02
申请号：CN202110497812.1
申请日：2021-05-08
Applicant: 武汉中元华电科技股份有限公司
Abstract: 本发明公开了一种基于低速时钟的高速FT3报文动态自适应接收方法，该方法包括以下步骤：S1、设置同频不同相位的N个采样时钟，相邻采样时钟的相位差相同，其中N为偶数；S2、将N个采样时钟分为至少两组，每组在各自的采样使能信号指示下采集高速FT3报文；S3、将采集的报文数据进行拼接；S4、对拼接后的报文数据进行解析。本发明在不提升采样时钟频率的前提下，通过增加采样次数的方式间接提升采样率，使得支持的FT3报文波特率上限扩大数倍。
-
公开(公告)号：CN112118262B
公开(公告)日：2022-07-29
申请号：CN202010995185.X
申请日：2020-09-21
Applicant: 武汉中元华电科技股份有限公司
IPC: H04L69/22 , G06F9/50 , G06F12/02 , G06F16/901 , G06F16/9038
Abstract: 本发明公开了一种基于动态内存分配实现数据排序与合并的系统及方法，该系统中：采用地址链表方式，为每个ID的报文分配一个控制信息段；报文存储模块，解析接收到的乱序报文，获取报文携带的ID号和报文携带的长度，根据ID号和长度动态分配内存大小及指针；地址链表存储与查询模块，在输入报文时将ID号的值作为报文存储模块的地址，在输出报文时按ID号查询并读取首尾指针指示的报文；置位标志存储与查询模块，为每个ID号分配置位信息，并将置位信息按序排列；首尾标志存储与查询模块，在输入报文时获取首尾标志，输出报文时按ID号查询首尾标志，进行报文合并。本发明在存储的同时完成排序，不占用排序时间实现快速排序，并能实现快速顺序输出。
-
公开(公告)号：CN112118262A
公开(公告)日：2020-12-22
申请号：CN202010995185.X
申请日：2020-09-21
Applicant: 武汉中元华电科技股份有限公司
IPC: H04L29/06 , G06F9/50 , G06F12/02 , G06F16/901 , G06F16/9038
Abstract: 本发明公开了一种基于动态内存分配实现数据排序与合并的系统及方法，该系统中：采用地址链表方式，为每个ID的报文分配一个控制信息段；报文存储模块，解析接收到的乱序报文，获取报文携带的ID号和报文携带的长度，根据ID号和长度动态分配内存大小及指针；地址链表存储与查询模块，在输入报文时将ID号的值作为报文存储模块的地址，在输出报文时按ID号查询并读取首尾指针指示的报文；置位标志存储与查询模块，为每个ID号分配置位信息，并将置位信息按序排列；首尾标志存储与查询模块，在输入报文时获取首尾标志，输出报文时按ID号查询首尾标志，进行报文合并。本发明在存储的同时完成排序，不占用排序时间实现快速排序，并能实现快速顺序输出。
-
公开(公告)号：CN103995181B
公开(公告)日：2017-01-18
申请号：CN201410201880.9
申请日：2014-05-13
Applicant: 武汉中元华电科技股份有限公司
IPC: G01R23/167
Abstract: 本发明涉及电力系统数字化变电站电能质量技术领域，提出一种数字化变电站电能质量谐波分析方法，包括：步骤1：接收数字化变电站合并单元MU发送的实时采样数据x[n]；步骤2：对接收的实时采样数据x[n]进行软件数字滤波，滤除高次谐波及扰动信号，从而测得系统频率；步骤3：获取所述数字化变电站采样率，并根据所获取的采样率，相应进行谐波、间谐波分析，得到分析结果；步骤4：根据步骤3的分析结果，进行电能质量的后续指标运算、界面显示和上送至电能质量分析主站。本发明方法满足各种采样率下谐波、间谐波的计算需求，且能大幅度减少计算量，满足实际工程应用需求。
-
公开(公告)号：CN103995181A
公开(公告)日：2014-08-20
申请号：CN201410201880.9
申请日：2014-05-13
Applicant: 武汉中元华电科技股份有限公司
IPC: G01R23/167
Abstract: 本发明涉及电力系统数字化变电站电能质量技术领域，提出一种数字化变电站电能质量谐波分析方法，包括：步骤1：接收数字化变电站合并单元MU发送的实时采样数据x[n]；步骤2：对接收的实时采样数据x[n]进行软件数字滤波，滤除高次谐波及扰动信号，从而测得系统频率；步骤3：获取所述数字化变电站采样率，并根据所获取的采样率，相应进行谐波、间谐波分析，得到分析结果；步骤4：根据步骤3的分析结果，进行电能质量的后续指标运算、界面显示和上送至电能质量分析主站。本发明方法满足各种采样率下谐波、间谐波的计算需求，且能大幅度减少计算量，满足实际工程应用需求。
-
Patent Agency Ranking
公开(公告)号：CN113364738A
公开(公告)日：2021-09-07
申请号：CN202110497812.1
申请日：2021-05-08
Applicant: 武汉中元华电科技股份有限公司
IPC: H04L29/06
Abstract: 本发明公开了一种基于低速时钟的高速FT3报文动态自适应接收方法，该方法包括以下步骤：S1、设置同频不同相位的N个采样时钟，相邻采样时钟的相位差相同，其中N为偶数；S2、将N个采样时钟分为至少两组，每组在各自的采样使能信号指示下采集高速FT3报文；S3、将采集的报文数据进行拼接；S4、对拼接后的报文数据进行解析。本发明在不提升采样时钟频率的前提下，通过增加采样次数的方式间接提升采样率，使得支持的FT3报文波特率上限扩大数倍。
-
公开(公告)号：CN109670083B
公开(公告)日：2023-03-24
申请号：CN201811525145.8
申请日：2018-12-13
Applicant: 武汉中元华电科技股份有限公司
IPC: G06F16/901 , G06F16/9032
Abstract: 本发明涉及一种基于动态内存分配存储HASH链表的FPGA实现装置及方法，装置包括缓存模块、哈希控制模块、哈希计算结果调度模块、哈希链表处理模块、查找结果调度模块，缓存模块与哈希控制模块相连，哈希计算结果调度模块分别与哈希控制模块、哈希链表处理模块、查找结果调度模块相连，哈希链表处理模块与查找结果调度模块相连。本发明应用于FPGA实现HASH链表存储的领域，采用一种动态内存灵活分配的方法，利用FPGA并行化处理的优势，快速实现HASH链表的存储及查找功能。本发明可以应用于使用HASH链表进行数据存储、相同字符串匹配查找的应用领域，比如FPGA方法实现GZIP压缩、LZ77压缩、网络报文统计等领域，该发明满足HASH算法对于速度、资源及准确性的要求。
-
公开(公告)号：CN109672449B
公开(公告)日：2023-03-10
申请号：CN201811526824.7
申请日：2018-12-13
Applicant: 武汉中元华电科技股份有限公司
IPC: H03M7/30
Abstract: 本发明涉及一种基于FPGA快速实现LZ77压缩的装置及方法，压缩装置中数据缓存模块存储压缩滑动窗口内的原始数据，采取FPGA内Block RAM资源实现；HASH链表模块实现HASH字典的构建及存储，采取FPGA内Block RAM+逻辑资源实现；LZ77编码模式实现相同字符串的查找及编码。在压缩过程中，构建一等同压缩窗口大小循环缓存存储HASH冲突链表，按照待压缩数据顺序依次存入冲突链表，通过循环覆盖方式替代移出窗口操作；在利用HASH链表查找相同字符串时，利用FPGA并行处理优势，在通过HASH链表查找相同字符串的过程中同时从两个方向进行匹配字符串的查找，同时在压缩编码时采取预处理的方式提前剔除掉HASH特征值相同但字符不同的匹配值，达到快速消除数据冗余实现LZ77数据压缩目的。
-
公开(公告)号：CN111263155A
公开(公告)日：2020-06-09
申请号：CN202010021773.3
申请日：2020-01-09
Applicant: 武汉中元华电科技股份有限公司
IPC: H04N19/176 , H04N19/13 , H04N19/42
Abstract: 本发明提供一种等分辨率CR图像的压缩方法及系统，该方法包括接收多张CR图像；从中随机选择两张连续的图像，计算两张连续的图像中所有对应位置的像素点的二进制数据中Di相同的像素点的总个数，然后计算总个数占图像的像素点的个数的第一概率，并与预先设定的两个阈值进行比较，找出疑似高位及中位数据的位数；根据两个位数和，计算前j位相同的第二概率，找出高位和中位数据；将每张图像中的高位、中位数据分别放在一起，形成新的数据块，以前一数据块为基准数据块，将所有后一数据块和前一基准数据块进行对比，数据相同给1不同给0，高位数据和中位数据采用不同的对比单元，形成标志数据块；对标志数据块中的标志位数据进行游程编码和算术编码。
-
公开(公告)号：CN109670083A
公开(公告)日：2019-04-23
申请号：CN201811525145.8
申请日：2018-12-13
Applicant: 武汉中元华电科技股份有限公司
IPC: G06F16/901 , G06F16/9032
Abstract: 本发明涉及一种基于动态内存分配存储HASH链表的FPGA实现装置及方法，装置包括缓存模块、哈希控制模块、哈希计算结果调度模块、哈希链表处理模块、查找结果调度模块，缓存模块与哈希控制模块相连，哈希计算结果调度模块分别与哈希控制模块、哈希链表处理模块、查找结果调度模块相连，哈希链表处理模块与查找结果调度模块相连。本发明应用于FPGA实现HASH链表存储的领域，采用一种动态内存灵活分配的方法，利用FPGA并行化处理的优势，快速实现HASH链表的存储及查找功能。本发明可以应用于使用HASH链表进行数据存储、相同字符串匹配查找的应用领域，比如FPGA方法实现GZIP压缩、LZ77压缩、网络报文统计等领域，该发明满足HASH算法对于速度、资源及准确性的要求。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.029 seconds)
