-
公开(公告)号:CN101118522B
公开(公告)日:2010-08-25
申请号:CN200710143794.7
申请日:2007-08-06
Applicant: 欧姆龙株式会社
Abstract: 提供一种微型计算机装置,在由于动作时钟频率比较低而从存储器的读出延迟时间增大的情况下,也满足微处理器的准备时间,从而避免处理速度的下降。在由从通用端口(Port)所输出的控制信号控制门电路元件(9)时,选择第1动作模式,该第1动作模式为存储器(2A)的读信号端子(/RD)的信号状态与微处理器(1)的读信号端子(/RD)的信号状态连动、变化成起动状态和非使能状态,并且,在由从通用端口(Port)所输出的控制信号控制门电路元件(9)时,选择第2动作模式,该第2动作模式为存储器(2A)的读信号端子(/RD)的信号状态不受限于微处理器(1)的读信号端子(/RD)的信号状态,而被强制性地固定成使能状态。
-
公开(公告)号:CN101118522A
公开(公告)日:2008-02-06
申请号:CN200710143794.7
申请日:2007-08-06
Applicant: 欧姆龙株式会社
Abstract: 提供一种微型计算机装置,在由于动作时钟频率比较低而从存储器的读出延迟时间增大的情况下,也满足微处理器的准备时间,从而避免处理速度的下降。在由从通用端口(Port)所输出的控制信号控制门电路元件(9)时,选择第1动作模式,该第1动作模式为存储器(2A)的读信号端子(/RD)的信号状态与微处理器(1)的读信号端子(/RD)的信号状态连动、变化成起动状态和非使能状态,并且,在由从通用端口(Port)所输出的控制信号控制门电路元件(9)时,选择第2动作模式,该第2动作模式为存储器(2A)的读信号端子(/RD)的信号状态不受限于微处理器(1)的读信号端子(/RD)的信号状态,而被强制性地固定成使能状态。
-
-