-
公开(公告)号:CN111756521B
公开(公告)日:2022-05-27
申请号:CN202010592794.0
申请日:2020-06-25
Applicant: 桂林电子科技大学 , 国家工业信息安全发展研究中心
IPC: H04L9/06
Abstract: 本发明公开了基于Feistel‑SP结构的密码S盒设计方法,步骤包括:选择4比特最优密码S盒样本;设计8比特S盒构造方案;对构造的8比特S盒进行自动搜索;测试所搜索出来的密码S盒。基于所选择的4比特密码S盒的密码性质,可以知道新构造的8比特S盒的密码性质,有利于分析8比特S盒的密码性质,从而搜索出具有良好密码学性质的8比特S盒。经典密码算法AES的8比特S盒实现成本需要115个等效门,而最优4比特S盒的实现成本不到40个等效门,4比特S盒占用的内存和需要的等效门数远低于8比特S盒,实现几个小的4比特S盒比实现一个大的8比特S盒所需要的资源更少。因此,本发明设计的8比特S盒的硬件实现成本相对更低。
-
公开(公告)号:CN111756521A
公开(公告)日:2020-10-09
申请号:CN202010592794.0
申请日:2020-06-25
Applicant: 桂林电子科技大学 , 国家工业信息安全发展研究中心
IPC: H04L9/06
Abstract: 本发明公开了基于Feistel-SP结构的密码S盒设计方法,步骤包括:选择4比特最优密码S盒样本;设计8比特S盒构造方案;对构造的8比特S盒进行自动搜索;测试所搜索出来的密码S盒。基于所选择的4比特密码S盒的密码性质,可以知道新构造的8比特S盒的密码性质,有利于分析8比特S盒的密码性质,从而搜索出具有良好密码学性质的8比特S盒。经典密码算法AES的8比特S盒实现成本需要115个等效门,而最优4比特S盒的实现成本不到40个等效门,4比特S盒占用的内存和需要的等效门数远低于8比特S盒,实现几个小的4比特S盒比实现一个大的8比特S盒所需要的资源更少。因此,本发明设计的8比特S盒的硬件实现成本相对更低。
-