-
公开(公告)号：CN119172449A
公开(公告)日：2024-12-20
申请号：CN202411303139.3
申请日：2024-09-19
Applicant: 桂林电子科技大学
IPC: H04L69/12
Abstract: 本发明公开了一种基于FPGA的多时钟域报文传输架构及传输方法，架构包括多时钟域接口模块、报文采集模块、跨时钟域传输模块、接口选择模块、光口驱动模块，其中多时钟域接口模块包含多个不同时钟域逻辑接口，报文采集模块用于采集多个不同时钟域逻辑接口的数据，根据用户逻辑接口的报文起始信号和报文结束信号将数据组合成完整报文，然后将报文送入跨时钟域传输模块，将不同时钟域采集到的报文通过异步FIFO传输到用户时钟域，最后由接口选择模块根据其配置信号选择其中一路报文发送至光口驱动模块。本发明通过自定义的多时钟域逻辑接口，采集并实现多时钟域报文传输，架构均由FPGA逻辑实现，具有报文采集方便、接口切换灵活、报文传输速率高、时序稳定的特点。
Search Results
1
records
(took 0.018 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
