公开(公告)号：CN103310852B

公开(公告)日：2015-11-04

申请号：CN201310174317.2

申请日：2013-05-13

Applicant: 桂林电子科技大学

Inventor： 谈恩民 ,  金锋

IPC: G11C29/56

Abstract: 本发明公开了一种基于IEEE 1500且兼容嵌入式SRAM和ROM存储器测试的测试结构及测试方法，该测试结构结合了嵌入式核测试标准IEEE 1500和内建自测试（BIST）的方法，该测试结构支持对多个不同种类的嵌入式SRAM和ROM进行内建自测试。该结构由嵌入式SRAM和ROM的测试壳封装与MBIST控制器两部分构成。测试封装壳解决了嵌入式SRAM和ROM的测试访问、测试隔离和测试的控制问题。MBIST控制器根据测试算法生成SRAM测试所需的测试激励数据、控制封装壳Wrapper、进行响应分析、输出测试结果，通过MISR来完成对ROM中数据的数据压缩操作。应用该测试结构及测试方法，能够检测出嵌入式SRAM和ROM存储器存在故障，有利于嵌入式SRAM和ROM存储器的测试复用，可以有效的提高SoC的集成效率，同时减少MBIST系统的硬件消耗。

公开(公告)号：CN103310852A

公开(公告)日：2013-09-18

申请号：CN201310174317.2

申请日：2013-05-13

Applicant: 桂林电子科技大学

Inventor： 谈恩民 ,  金锋

IPC: G11C29/56

Abstract: 本发明公开了一种基于IEEE1500且兼容嵌入式SRAM和ROM存储器测试的测试结构及测试方法，该测试结构结合了嵌入式核测试标准IEEE1500和内建自测试（BIST）的方法，该测试结构支持对多个不同种类的嵌入式SRAM和ROM进行内建自测试。该结构由嵌入式SRAM和ROM的测试壳封装与MBIST控制器两部分构成。测试封装壳解决了嵌入式SRAM和ROM的测试访问、测试隔离和测试的控制问题。MBIST控制器根据测试算法生成SRAM测试所需的测试激励数据、控制封装壳Wrapper、进行响应分析、输出测试结果，通过MISR来完成对ROM中数据的数据压缩操作。应用该测试结构及测试方法，能够检测出嵌入式SRAM和ROM存储器存在故障，有利于嵌入式SRAM和ROM存储器的测试复用，可以有效的提高SoC的集成效率，同时减少MBIST系统的硬件消耗。