公开(公告)号：CN107276898A

公开(公告)日：2017-10-20

申请号：CN201710651401.7

申请日：2017-08-02

Applicant: 桂林电子科技大学

Inventor： 王勇 ,  何雄森 ,  张学庆 ,  叶苗 ,  俸皓

IPC: H04L12/721 ,  H04L12/743 ,  H04L12/747 ,  H04L12/751 ,  H04L12/935 ,  H04L12/947

CPC classification number: H04L45/02 ,  H04L45/12 ,  H04L45/742 ,  H04L45/7457 ,  H04L49/252 ,  H04L49/30

Abstract: 本发明公开一种基于FPGA的最短路由实现方法，利用FPGA的高速并发特性，SDN控制器通过UDP协议上传拓扑信息，FPGA解析UDP数据包获取拓扑信息，存储在DDR2中。当用户发起访问请求时，访问DDR2获取拓扑信息通过最短路由算法得到最佳传输路径信息，将该信息打包成UDP数据并下发至SDN控制器。本发明能实现在高速网络环境下提高数据的传输效率。

公开(公告)号：CN107276898B

公开(公告)日：2021-06-29

申请号：CN201710651401.7

申请日：2017-08-02

Applicant: 桂林电子科技大学

Inventor： 王勇 ,  何雄森 ,  张学庆 ,  叶苗 ,  俸皓

IPC: H04L12/721 ,  H04L12/743 ,  H04L12/747 ,  H04L12/751 ,  H04L12/935 ,  H04L12/947

Abstract: 本发明公开一种基于FPGA的最短路由实现方法，利用FPGA的高速并发特性，SDN控制器通过UDP协议上传拓扑信息，FPGA解析UDP数据包获取拓扑信息，存储在DDR2中。当用户发起访问请求时，访问DDR2获取拓扑信息通过最短路由算法得到最佳传输路径信息，将该信息打包成UDP数据并下发至SDN控制器。本发明能实现在高速网络环境下提高数据的传输效率。