公开(公告)号：CN1112781C

公开(公告)日：2003-06-25

申请号：CN98102305.3

申请日：1998-05-29

Applicant: 株式会社高级数字电视广播系统研究所 ,  株式会社东芝

Inventor： 相沢雅己 ,  原田启介 ,  坪井秀典

IPC: H04L1/00 ,  H03M13/22

CPC classification number: H04L1/0071 ,  H03M13/2732 ,  H03M13/276 ,  H04L27/2626

Abstract: 在写地址产生部分，根据与输入数据同步的时钟信号产生列方向和行方向的写地址，在读地址产生部分，根据所述的时钟信号产生列方向和行方向的读地址，选择器选择这些写地址和读地址以控制RAM(14)的读和写。同时，在存储电路的存储空间以一定的值构成若干个子块，并且用整数乘以列方向的值进行叠加交错，频率方向的交错用于列方向的地址，时间方向的交错用于行方向的地址。利用这些过程，可以容易地构成深度符合要求的交错，并且电路尺寸也能减小。

公开(公告)号：CN1201310A

公开(公告)日：1998-12-09

申请号：CN98102305.3

申请日：1998-05-29

Applicant: 株式会社高级数字电视广播系统研究所 ,  株式会社东芝

Inventor： 相沢雅己 ,  原田启介 ,  坪井秀典

IPC: H04L1/00 ,  H03M13/22

CPC classification number: H04L1/0071 ,  H03M13/2732 ,  H03M13/276 ,  H04L27/2626

Abstract: 在写地址产生部分,根据与输入数据同步的时钟信号产生列方向和行方向的写地址,在读地址产生部分,根据所述的时钟信号产生列方向和行方向的读地址,选择器选择这些写地址和读地址以控制RAM(14)的读和写。同时,在存储电路的存储空间以一定的值构成若干个子块,并且用整数乘以列方向的值进行叠加交错,频率方向的交错用于列方向的地址,时间方向的交错用于行方向的地址。利用这些过程,可以容易地构成深度符合要求的交错,并且电路尺寸也能减小。

公开(公告)号：CN1178416C

公开(公告)日：2004-12-01

申请号：CN00118601.9

申请日：2000-06-16

Applicant: 株式会社东芝

Inventor： 関隆史 ,  相沢雅己

IPC: H04J11/00

Abstract: 在用于每个接收系统的可靠性信息计算电路(18、26)中，对每个载波信号是否经受干扰作出判定。根据该判定结果来确定每个载波信号的解调信息的可靠性。基于该可靠性来加权每个接收系统中的解调信息，其允许在组合分集电路(28)中除去由于选频干扰而引起失真的载波信号的解调信号。从而，改善纠错电路(29)的纠错特性。而且，可更有效地使得接收系统的每个载波信号的可靠性信息经过分集组合从而允许纠错电路对解调信息的损失进行纠错。

公开(公告)号：CN1305277A

公开(公告)日：2001-07-25

申请号：CN00118601.9

申请日：2000-06-16

Applicant: 株式会社东芝

Inventor： 関隆史 ,  相沢雅己

IPC: H04J11/00

Abstract: 在用于每个接收系统的可靠性信息计算电路(18、26)中,对每个载波信号是否经受干扰作出判定。根据该判定结果来确定每个载波信号的解调信息的可靠性。基于该可靠性来加权每个接收系统中的解调信息,其允许在组合分集电路(28)中除去由于选频干扰而引起失真的载波信号的解调信号。从而,改善纠错电路(29)的纠错特性。而且,可更有效地使得接收系统的每个载波信号的可靠性信息经过分集组合从而允许纠错电路对解调信息的损失进行纠错。