公开(公告)号：CN112913035B

公开(公告)日：2023-08-22

申请号：CN201980070324.3

申请日：2019-10-09

申请人： TDK株式会社 ,  株式会社田村制作所 ,  诺维晶科股份有限公司

发明人： 有马润 ,  藤田实 ,  平林润 ,  佐佐木公平

IPC分类号： H01L29/872 ,  H01L29/06 ,  H01L29/41 ,  H01L29/47

摘要： 本发明提供不容易产生电场集中导致的绝缘破坏的肖特基势垒二极管。基于本发明的肖特基势垒二极管，其包括：由氧化镓构成的半导体基板(20)；设置在半导体基板(20)上的由氧化镓构成的漂移层(30)；与漂移层(30)肖特基接触的阳极电极(40)；与半导体基板(20)欧姆接触的阴极电极(50)；设置在漂移层(30)上的、在俯视时包围阳极电极(40)的绝缘层(80)；和与漂移层(30)相反导电型的半导体层(70)，其设置在位于阳极电极(40)与绝缘层(80)之间的漂移层(30)的表面、以及绝缘层(80)上。

公开(公告)号：CN112005384A

公开(公告)日：2020-11-27

申请号：CN201980024311.2

申请日：2019-03-11

申请人： TDK株式会社 ,  株式会社田村制作所 ,  诺维晶科股份有限公司

发明人： 有马润 ,  藤田实 ,  平林润 ,  佐佐木公平

IPC分类号： H01L29/872 ,  H01L29/06 ,  H01L29/24 ,  H01L29/41 ,  H01L29/47

摘要： 本发明提供一种难以产生电场集中引起的绝缘破坏的肖特基势垒二极管，具备：由氧化镓构成的半导体基板(20)、设置于半导体基板(20)上的由氧化镓构成的漂移层(30)、与漂移层30肖特基接触的阳极电极(40)、与半导体基板(20)欧姆接触的阴极电极(50)。漂移层(30)具有在俯视时包围阳极电极(40)的外周沟道(10)，外周沟道(10)利用漂移层(30)的逆导电型的半导体材料(11)而埋入。这样，如果设置利用漂移层(30)的逆导电型的半导体材料(11)埋入的外周沟道(10)，则电场由于外周沟道(10)的存在而被分散。由此，能够缓和阳极电极(40)的角部的电场集中，因此，难以产生绝缘破坏。

公开(公告)号：CN112913034B

公开(公告)日：2024-02-23

申请号：CN201980070323.9

申请日：2019-10-09

申请人： TDK株式会社 ,  株式会社田村制作所 ,  诺维晶科股份有限公司

发明人： 有马润 ,  藤田实 ,  平林润 ,  佐佐木公平

IPC分类号： H01L29/872 ,  H01L29/06 ,  H01L29/41 ,  H01L29/47

摘要： 本发明提供不容易发生由电场集中导致的绝缘破坏的肖特基势垒二极管。基于本发明的肖特基势垒二极管包括：由氧化镓形成的半导体基板(20)；设置在半导体基板(20)上的由氧化镓构成的漂移层(30)；与漂移层(30)肖特基接触的阳极电极(40)；和与半导体基板(20)欧姆接触的阴极电极(50)。漂移层(30)具有在俯视时包围阳极电极(40)的外周沟槽(10)。位于阳极电极(40)与外周沟槽(10)之间的漂移层(30)的表面被与漂移层(30)相反导电型的半导体层(70)覆盖。

公开(公告)号：CN111279490B

公开(公告)日：2023-06-20

申请号：CN201880069554.3

申请日：2018-09-26

申请人： TDK株式会社 ,  株式会社田村制作所 ,  诺维晶科股份有限公司

发明人： 有马润 ,  平林润 ,  藤田实 ,  佐佐木公平

IPC分类号： H01L29/872 ,  H01L29/06 ,  H01L29/41 ,  H01L29/47

摘要： 本发明提供难以产生因电场集中引起的电击穿的肖特基势垒二极管。肖特基势垒二极管具备由氧化镓构成的半导体基板(20)、设置于半导体基板(20)上的由氧化镓构成的漂移层(30)、与漂移层(30)进行肖特基接触的阳极电极(40)、与半导体基板(20)进行欧姆接触的阴极电极(50)。漂移层(30)具有设置于俯视时与阳极电极(40)重叠的位置的多个沟槽(60)。多个沟槽(60)中，位于端部的沟槽(60a)的宽度W2被选择性地扩大。由此，沟槽(60a)的底部的曲率半径扩大或在截面上观察沟槽(60a)的情况下，由底部构成的边缘部分分离为两个。其结果，施加在位于端部的沟槽(60a)的底部的电场被缓和，因此所以难以发生电击穿。

公开(公告)号：CN111801804A

公开(公告)日：2020-10-20

申请号：CN201980016365.4

申请日：2019-02-25

申请人： 株式会社田村制作所 ,  诺维晶科股份有限公司 ,  TDK株式会社

发明人： 佐佐木公平 ,  藤田实 ,  平林润 ,  有马润

IPC分类号： H01L29/872 ,  C30B29/16 ,  C30B33/08 ,  H01L21/329 ,  H01L29/41 ,  H01L29/47 ,  H01L29/861 ,  H01L29/868 ,  H01L29/94

摘要： 提供一种沟槽MOS型肖特基二极管(1)，其具备：第1半导体层(10)，其包括Ga2O3系单晶；第2半导体层(11)，其包括Ga2O3系单晶，具有沟槽(12)；阳极电极(13)；阴极电极(14)；绝缘膜(15)；以及沟槽电极(16)，第2半导体层(11)在包含沟槽(12)的内表面的区域具有厚度为0.8μm以下的绝缘性的干式蚀刻损伤层(11a)。

公开(公告)号：CN112005384B

公开(公告)日：2024-02-23

申请号：CN201980024311.2

申请日：2019-03-11

申请人： TDK株式会社 ,  株式会社田村制作所 ,  诺维晶科股份有限公司

发明人： 有马润 ,  藤田实 ,  平林润 ,  佐佐木公平

IPC分类号： H01L29/872 ,  H01L29/06 ,  H01L29/24 ,  H01L29/41 ,  H01L29/47

摘要： 本发明提供一种难以产生电场集中引起的绝缘破坏的肖特基势垒二极管，具备：由氧化镓构成的半导体基板(20)、设置于半导体基板(20)上的由氧化镓构成的漂移层(30)、与漂移层30肖特基接触的阳极电极(40)、与半导体基板(20)欧姆接触的阴极电极(50)。漂移层(30)具有在俯视时包围阳极电极(40)的外周沟道(10)，外周沟道(11)而埋入。这样，如果设置利用漂移层(30)的逆导电型的半导体材料(11)埋入的外周沟道(10)，则电场由于外周沟道(10)的存在而被分散。由此，能够缓和阳极电极(40)的角部的电场(10)利用漂移层(30)的逆导电型的半导体材料

公开(公告)号：CN111801804B

公开(公告)日：2024-03-15

申请号：CN201980016365.4

申请日：2019-02-25

申请人： 株式会社田村制作所 ,  诺维晶科股份有限公司 ,  TDK株式会社

发明人： 佐佐木公平 ,  藤田实 ,  平林润 ,  有马润

IPC分类号： H01L29/872 ,  C30B29/16 ,  C30B33/08 ,  H01L21/329 ,  H01L29/41 ,  H01L29/47 ,  H01L29/861 ,  H01L29/868 ,  H01L29/94

摘要： 提供一种沟槽MOS型肖特基二极管(1)，其具备：第1半导体层(10)，其包括Ga2O3系单晶；第2半导体层(11)，其包括Ga2O3系单晶，具有沟槽(12)；阳极电极(13)；阴极电极(14)；绝缘膜(15)；以及沟槽电极(16)，第2半导体层(11)在包含沟槽(12)的内表面的区域具有厚度为0.8μm以下的绝缘性的干式蚀刻损伤层(11a)。

公开(公告)号：CN112913035A

公开(公告)日：2021-06-04

申请号：CN201980070324.3

申请日：2019-10-09

申请人： TDK株式会社 ,  株式会社田村制作所 ,  诺维晶科股份有限公司

发明人： 有马润 ,  藤田实 ,  平林润 ,  佐佐木公平

IPC分类号： H01L29/872 ,  H01L29/06 ,  H01L29/41 ,  H01L29/47

摘要： 本发明提供不容易产生电场集中导致的绝缘破坏的肖特基势垒二极管。基于本发明的肖特基势垒二极管，其包括：由氧化镓构成的半导体基板(20)；设置在半导体基板(20)上的由氧化镓构成的漂移层(30)；与漂移层(30)肖特基接触的阳极电极(40)；与半导体基板(20)欧姆接触的阴极电极(50)；设置在漂移层(30)上的、在俯视时包围阳极电极(40)的绝缘层(80)；和与漂移层(30)相反导电型的半导体层(70)，其设置在位于阳极电极(40)与绝缘层(80)之间的漂移层(30)的表面、以及绝缘层(80)上。

公开(公告)号：CN112913034A

公开(公告)日：2021-06-04

申请号：CN201980070323.9

申请日：2019-10-09

申请人： TDK株式会社 ,  株式会社田村制作所 ,  诺维晶科股份有限公司

发明人： 有马润 ,  藤田实 ,  平林润 ,  佐佐木公平

IPC分类号： H01L29/872 ,  H01L29/06 ,  H01L29/41 ,  H01L29/47

摘要： 本发明提供不容易发生由电场集中导致的绝缘破坏的肖特基势垒二极管。基于本发明的肖特基势垒二极管包括：由氧化镓形成的半导体基板(20)；设置在半导体基板(20)上的由氧化镓构成的漂移层(30)；与漂移层(30)肖特基接触的阳极电极(40)；和与半导体基板(20)欧姆接触的阴极电极(50)。漂移层(30)具有在俯视时包围阳极电极(40)的外周沟槽(10)。位于阳极电极(40)与外周沟槽(10)之间的漂移层(30)的表面被与漂移层(30)相反导电型的半导体层(70)覆盖。

公开(公告)号：CN111279490A

公开(公告)日：2020-06-12

申请号：CN201880069554.3

申请日：2018-09-26

申请人： TDK株式会社 ,  株式会社田村制作所 ,  诺维晶科股份有限公司

发明人： 有马润 ,  平林润 ,  藤田实 ,  佐佐木公平

IPC分类号： H01L29/872 ,  H01L29/06 ,  H01L29/41 ,  H01L29/47

摘要： 本发明提供难以产生因电场集中引起的电击穿的肖特基势垒二极管。肖特基势垒二极管具备由氧化镓构成的半导体基板(20)、设置于半导体基板(20)上的由氧化镓构成的漂移层(30)、与漂移层(30)进行肖特基接触的阳极电极(40)、与半导体基板(20)进行欧姆接触的阴极电极(50)。漂移层(30)具有设置于俯视时与阳极电极(40)重叠的位置的多个沟槽(60)。多个沟槽(60)中，位于端部的沟槽(60a)的宽度W2被选择性地扩大。由此，沟槽(60a)的底部的曲率半径扩大或在截面上观察沟槽(60a)的情况下，由底部构成的边缘部分分离为两个。其结果，施加在位于端部的沟槽(60a)的底部的电场被缓和，因此所以难以发生电击穿。