-
Patent Agency Ranking
公开(公告)号：CN101714129A
公开(公告)日：2010-05-26
申请号：CN200910254143.4
申请日：2006-06-01
Applicant: 株式会社瑞萨科技
CPC classification number: G09G5/39 , G06F7/768 , G06F9/4806 , G06F13/10 , G06F13/102 , G06F13/20 , G06F13/4013 , G06F13/4022 , G06F13/4063 , G06F13/4221 , G09G3/2096 , G09G3/36 , G09G3/3648 , G09G3/3674 , G09G2310/08 , G09G2360/10
Abstract: 本发明提供一种显示控制器驱动器。上述半导体器件具有转换电路和第1寄存器。上述转换电路在将与外部的并行接口用作大尾数法或小尾数法之间进行转换。第1寄存器保存上述转换电路的控制数据。在对上述第1寄存器供给即使其高位和低位比特位置调换、特定的比特位置的值中也没有变化的第1预定的控制信息时，上述转换电路将上述并行接口看作是小尾数法，在对上述第1寄存器供给即使其高位和低位比特位置调换、特定的比特位置的值中也没有变化的第2预定的控制信息时，上述转换电路将上述并行接口看作是大尾数法。无论上述尾数设定状态如何，都可正确地输入上述控制信息而不受上述尾数设定状态的影响。
-
公开(公告)号：CN1873633A
公开(公告)日：2006-12-06
申请号：CN200610092308.9
申请日：2006-06-01
Applicant: 株式会社瑞萨科技
IPC: G06F13/38
CPC classification number: G09G5/39 , G06F7/768 , G06F9/4806 , G06F13/10 , G06F13/102 , G06F13/20 , G06F13/4013 , G06F13/4022 , G06F13/4063 , G06F13/4221 , G09G3/2096 , G09G3/36 , G09G3/3648 , G09G3/3674 , G09G2310/08 , G09G2360/10
Abstract: 本发明提供一种即使在外部未识别并行接口的尾数模式也能在外部正确地转换尾数模式的半导体器件。上述半导体器件具有转换电路和第1寄存器。上述转换电路在将与外部的并行接口用作大尾数法或小尾数法之间进行转换。第1寄存器保存上述转换电路的控制数据。在对上述第1寄存器供给即使其高位和低位比特位置调换、特定的比特位置的值中也没有变化的第1预定的控制信息时，上述转换电路将上述并行接口看作是小尾数法，在对上述第1寄存器供给即使其高位和低位比特位置调换、特定的比特位置的值中也没有变化的第2预定的控制信息时，上述转换电路将上述并行接口看作是大尾数法。无论上述尾数设定状态如何，都可正确地输入上述控制信息而不受上述尾数设定状态的影响。
-
公开(公告)号：CN100583073C
公开(公告)日：2010-01-20
申请号：CN200610092308.9
申请日：2006-06-01
Applicant: 株式会社瑞萨科技
IPC: G06F13/38
CPC classification number: G09G5/39 , G06F7/768 , G06F9/4806 , G06F13/10 , G06F13/102 , G06F13/20 , G06F13/4013 , G06F13/4022 , G06F13/4063 , G06F13/4221 , G09G3/2096 , G09G3/36 , G09G3/3648 , G09G3/3674 , G09G2310/08 , G09G2360/10
Abstract: 本发明提供一种即使在外部未识别并行接口的尾数模式也能在外部正确地转换尾数模式的半导体器件。上述半导体器件具有转换电路和第1寄存器。上述转换电路在将与外部的并行接口用作大尾数法或小尾数法之间进行转换。第1寄存器保存上述转换电路的控制数据。在对上述第1寄存器供给即使其高位和低位比特位置调换、特定的比特位置的值中也没有变化的第1预定的控制信息时，上述转换电路将上述并行接口看作是小尾数法，在对上述第1寄存器供给即使其高位和低位比特位置调换、特定的比特位置的值中也没有变化的第2预定的控制信息时，上述转换电路将上述并行接口看作是大尾数法。无论上述尾数设定状态如何，都可正确地输入上述控制信息而不受上述尾数设定状态的影响。
-
公开(公告)号：CN101140742A
公开(公告)日：2008-03-12
申请号：CN200710139707.0
申请日：2007-07-27
Applicant: 株式会社瑞萨科技
IPC: G09G3/36
CPC classification number: G09G3/2096 , G06F3/1431 , G09G5/363 , G09G5/393 , G09G2320/0666 , G09G2340/0464 , G09G2340/145 , G09G2360/18
Abstract: 执行像素数据的色调修改，使由传送像素数据的主机设备插入的虚周期最少化。一种能够修改从外部实体顺序传送的像素数据的色调值的修改电路，包括：移位电路，用于同步于操作时钟对像素数据进行移位；并行闭锁电路，用于并行闭锁通过移位电路的多个系列像素的像素数据的移位输出；运算电路，用于在同步于移位电路的移位动作的同时，使用在并行闭锁电路中闭锁的系列像素的像素数据进行运算处理，并修改移位电路的中间移位输出；选择电路，用于使用对于根据显示尺寸在传送方向上没有放置在同一行上的像素的在并行闭锁电路中闭锁的像素数据，在由修改电路获得修改结果期间选择移位电路的最后移位级的输出代替运算电路的输出。
-
公开(公告)号：CN101145324A
公开(公告)日：2008-03-19
申请号：CN200710141824.0
申请日：2007-08-13
Applicant: 株式会社瑞萨科技
CPC classification number: G09G3/2096 , G09G2310/0221
Abstract: 在液晶显示器驱动控制器的半导体集成电路设备中，本发明旨在抑制用于接口控制信号的输出端子的数量增长，该信号用于控制针对副液晶显示器驱动控制器的并行接口。主机接口电路包括用于以差分方式进行串行数据输入和输出的第一串行接口电路、并行接口电路和其他接口电路。当第一串行接口电路被选择用作主机接口时，主机接口电路将经由第一串行接口电路从主机设备输入的预定信息并行地输出至外部，并且生成用于并行输出的接口控制信号。指派给其他接口电路的用于主机接口的外部端子用于双重用途，从而输出接口控制信号。
-
-
-
-
Search Results
5
records
(took 0.014 seconds)
