-
公开(公告)号：CN109661776A
公开(公告)日：2019-04-19
申请号：CN201780055392.3
申请日：2017-07-25
Applicant: 株式会社村田制作所
Abstract: 在确保屏蔽效果的同时抑制Q值的降低。实施方式所涉及的电子部件(1)具有多个电介质层(Lyr1～Lyr14)的层叠体。电子部件(1)具备电路图案和多个带状导体图案(BP11～BP14)。电路图案配置于层叠体的内部且包括形成电感器的导体图案。多个带状导体图案(BP11～BP14)接地。多个带状导体图案(BP11～BP14)覆盖屏蔽面的一部分。内部面(DF)位于电路图案与上表面(UF)之间。在屏蔽面(SF1)形成有非屏蔽区域，该非屏蔽区域不被多个带状导体图案(BP11～BP14)中的任意一个覆盖，且从电感器产生的磁通能通过该非屏蔽区域。
-
公开(公告)号：CN110366763B
公开(公告)日：2023-02-28
申请号：CN201880014239.0
申请日：2018-02-23
Applicant: 株式会社村田制作所
Inventor： 宫原邦浩
Abstract: 提供一种屏蔽膜不易从层叠体的表面剥离的层叠型电子部件。层叠型电子部件具备：层叠体(1)，其将多个绝缘体层层叠起来，并具备底面(B)、顶面(T)、及多个侧面(S)；和屏蔽膜(4)，其形成于层叠体(1)的侧面(S)，在层叠体(1)的使底面(B)与侧面(S)连接的棱线处形成有至少一个台阶(3)，屏蔽膜(4)的边缘(4a)配置于台阶(3)的内部。即，将容易成为剥离的起点的屏蔽膜(4)的边缘(4a)的部分配置于台阶(3)的内部，以对其进行保护。
-
公开(公告)号：CN107404300B
公开(公告)日：2020-09-22
申请号：CN201710347300.0
申请日：2017-05-17
Applicant: 株式会社村田制作所
Inventor： 宫原邦浩
Abstract: 本发明提供通孔导体与屏蔽电极之间的杂散电容较大的层叠型电子部件。层叠型电子部件(100)的层叠体(1)在内部具备第一图案导体(4a)、第一通孔导体(5a)以及第二通孔导体(5b)。第一通孔导体的一端与第二信号电极(3b)连接，第一通孔导体的另一端与第一图案导体连接。第二通孔导体的一端与第一图案导体连接。第一图案导体延伸设置为，第二通孔导体与第二屏蔽电极(2b)之间的距离小于第一通孔导体与第二屏蔽电极之间的距离，第二通孔导体与第三屏蔽电极(2c)之间的距离小于第一通孔导体与第三屏蔽电极之间的距离，并且第二通孔导体与第一图案导体间的连接部位处于第二信号电极的面积之外。
-
公开(公告)号：CN110574131A
公开(公告)日：2019-12-13
申请号：CN201880028866.X
申请日：2018-05-14
Applicant: 株式会社村田制作所
Abstract: 本发明提供一种在外表面具备屏蔽层，并且在顶面具备视觉确认性较高的标记、文字以及数字等显示的、合格率较高的层叠型电子部件。具备：层叠体1，层叠有陶瓷层1a～1h，具备底面B、顶面U及侧面S；至少一个凹部8，形成于层叠体1的顶面U，表示标记、文字以及数字中的至少一种；以及电极3、4、5、6，形成于层叠体1的层间，还具备形成于层叠体1的顶面U和侧面S的屏蔽层9，在层叠体1的凹部8的内底面的正下方设置有不形成电极3、4、5、6的电极非形成区域NE，使电极非形成区域NE的厚度以凹部8的内底面为起点且为凹部8的深度以上的大小。
-
公开(公告)号：CN109804723A
公开(公告)日：2019-05-24
申请号：CN201780063046.X
申请日：2017-09-07
Applicant: 株式会社村田制作所
Abstract: 本发明抑制具备屏蔽电极且能够识别安装方向的电子部件的制造成本。本发明的一实施方式是包括上表面(UF)、下表面以及侧面的电子部件(1)。电子部件(1)具备电路图案和上表面屏蔽电极(USE1)。电路图案形成于电子部件(1)的内部。上表面屏蔽电极(USE1)配置于上表面(UF)。当从上表面(UF)的法线方向俯视时，上表面屏蔽电极(USE1)的重心(G1)从上表面(UF)的重心(G10)偏离。
-
Patent Agency Ranking
公开(公告)号：CN108307613A
公开(公告)日：2018-07-20
申请号：CN201810010754.3
申请日：2018-01-05
Applicant: 株式会社村田制作所
Inventor： 宫原邦浩
IPC: H05K9/00
Abstract: 本发明涉及电子部件，抑制电磁噪声从电子部件泄露。根据本发明的一个实施方式的电子部件(1)具备沿着层叠方向(Z轴向)层叠的电介质层和屏蔽电极(SE1～SE4)。多个电介质层包括电介质层(SL1、NSL1)。电介质层(NSL1)的侧面未被屏蔽电极(SE1～SE4)覆盖。电介质层(SL1)的侧面被屏蔽电极(SE1～SE4)覆盖。电介质层(NSL1)的介电常数小于电介质层(SL1)的介电常数。
-
公开(公告)号：CN110574131B
公开(公告)日：2022-05-17
申请号：CN201880028866.X
申请日：2018-05-14
Applicant: 株式会社村田制作所
Abstract: 本发明提供一种在外表面具备屏蔽层，并且在顶面具备视觉确认性较高的标记、文字以及数字等显示的、合格率较高的层叠型电子部件。具备：层叠体1，层叠有陶瓷层1a～1h，具备底面B、顶面U及侧面S；至少一个凹部8，形成于层叠体1的顶面U，表示标记、文字以及数字中的至少一种；以及电极3、4、5、6，形成于层叠体1的层间，还具备形成于层叠体1的顶面U和侧面S的屏蔽层9，在层叠体1的凹部8的内底面的正下方设置有不形成电极3、4、5、6的电极非形成区域NE，使电极非形成区域NE的厚度以凹部8的内底面为起点且为凹部8的深度以上的大小。
-
公开(公告)号：CN109804723B
公开(公告)日：2021-01-15
申请号：CN201780063046.X
申请日：2017-09-07
Applicant: 株式会社村田制作所
Abstract: 本发明抑制具备屏蔽电极且能够识别安装方向的电子部件的制造成本。本发明的一实施方式是包括上表面(UF)、下表面以及侧面的电子部件(1)。电子部件(1)具备电路图案和上表面屏蔽电极(USE1)。电路图案形成于电子部件(1)的内部。上表面屏蔽电极(USE1)配置于上表面(UF)。当从上表面(UF)的法线方向俯视时，上表面屏蔽电极(USE1)的重心(G1)从上表面(UF)的重心(G10)偏离。
-
公开(公告)号：CN107404299B
公开(公告)日：2020-09-22
申请号：CN201710347066.1
申请日：2017-05-17
Applicant: 株式会社村田制作所
Inventor： 宫原邦浩
Abstract: 本发明提供导通孔导体与屏蔽电极之间的杂散电容小的层叠型电子部件。层叠型电子部件(100)的层叠体(1)在内部具备第一图案导体(4a)、第一导通孔导体(5a)以及第二导通孔导体(5b)。第一导通孔导体(5a)的一端与第二信号电极(3b)连接，另一端与第一图案导体(4a)连接。第二导通孔导体(5b)的一端与第一图案导体(4a)连接。第一图案导体(4a)延伸地设置成第二导通孔导体(5b)与第二屏蔽电极(2b)之间的距离大于第一导通孔导体(5a)与第二屏蔽电极(2b)之间的距离、第二导通孔导体(5b)与第三屏蔽电极(2c)之间的距离大于第一导通孔导体(5a)与第三屏蔽电极(2c)之间的距离、并且第二导通孔导体(5b)与第一图案导体(4a)的连接位置成为第二信号电极(3b)的面积外。
-
公开(公告)号：CN107404299A
公开(公告)日：2017-11-28
申请号：CN201710347066.1
申请日：2017-05-17
Applicant: 株式会社村田制作所
Inventor： 宫原邦浩
Abstract: 本发明提供导通孔导体与屏蔽电极之间的杂散电容小的层叠型电子部件。层叠型电子部件(100)的层叠体(1)在内部具备第一图案导体(4a)、第一导通孔导体(5a)以及第二导通孔导体(5b)。第一导通孔导体(5a)的一端与第二信号电极(3b)连接，另一端与第一图案导体(4a)连接。第二导通孔导体(5b)的一端与第一图案导体(4a)连接。第一图案导体(4a)延伸地设置成第二导通孔导体(5b)与第二屏蔽电极(2b)之间的距离大于第一导通孔导体(5a)与第二屏蔽电极(2b)之间的距离、第二导通孔导体(5b)与第三屏蔽电极(2c)之间的距离大于第一导通孔导体(5a)与第三屏蔽电极(2c)之间的距离、并且第二导通孔导体(5b)与第一图案导体(4a)的连接位置成为第二信号电极(3b)的面积外。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.026 seconds)
