-
公开(公告)号：CN116034443A
公开(公告)日：2023-04-28
申请号：CN202180050025.0
申请日：2021-05-28
Applicant: 株式会社村田制作所
IPC: H01F37/00
Abstract: 本发明涉及电抗器。电抗器(10)具备：将导线(1)卷绕为矩形而成的线圈(10)；覆盖线圈(10)的芯体(20)；载置线圈(10)以及芯体(20)的基座(壳体(30)的底面部)；以及设置在基座与线圈(10)之间的传热部(40)。线圈(10)被配置为卷绕轴是与基座正交的方向。在线圈(10)的卷绕轴的方向观察时，传热部(40)设置在与矩形的线圈(10)的角部重叠的位置。
-
公开(公告)号：CN119993713A
公开(公告)日：2025-05-13
申请号：CN202411581468.4
申请日：2024-11-07
Applicant: 株式会社村田制作所
IPC: H01F27/28
Abstract: 本发明提供通过在俯视时实现通孔导体的形状的优化来使电特性进一步提高的层叠电感器。本公开的层叠电感器具备：坯体，由磁性层层叠而成，且为六面体形状；外部电极，至少分别设置于坯体的底面的四角；复合线圈，包含第一线圈和第二线圈，其中，该第一线圈在层叠方向上连接配置于坯体内的多个导体层，并在层叠方向上具有卷绕轴，该第二线圈与第一线圈相比位于层叠方向的上方，在层叠方向上连接配置于坯体内的多个导体层，并在层叠方向上具有卷绕轴；以及通孔导体，从外部电极上沿层叠方向延伸，分别与第一线圈的两端以及第二线圈的两端连接，在俯视时，通孔导体的形状为构成通孔导体的外缘的两边沿着坯体的外缘的三角形。
-
公开(公告)号：CN102292782A
公开(公告)日：2011-12-21
申请号：CN200980155076.9
申请日：2009-12-16
Applicant: 株式会社村田制作所
CPC classification number: H01F17/0013 , H01F17/0033
Abstract: 减小磁隙部的偏置，抑制局部的磁饱和，从而得到卓越的直流重叠特性。一种交替地层叠有磁性体层和线圈导体而成的叠层电感器，分别设有多层第1混合层(3)和第2混合层(4)，在该第1混合层中在叠层方向上重合的导体图形(2)间、以及与该导体图形(2)间相连的线圈导体的内侧部为非磁性体材料(b)，在该第2混合层(4)中在叠层方向上重合的导体图形(2)间、以及与该导体图形(2)间相连的线圈导体的外侧部为非磁性体材料(b)，第1混合层(3)和第2混合层(4)作为不同的层被配置。
-
公开(公告)号：CN114730660A
公开(公告)日：2022-07-08
申请号：CN202080080018.0
申请日：2020-11-18
Applicant: 株式会社村田制作所
IPC: H01F37/00
Abstract: 本发明涉及电抗器，其具备形成为筒状的线圈导体(1)和含有磁性体材料的磁芯(2)，并将线圈导体(1)及磁芯(2)收容于壳体。线圈导体(1)具有卷绕有导线(6)的线圈部(7)、和将该线圈部(7)的表面包覆的由第一非磁性系树脂材料形成的第一非磁性体部(8)，在第一非磁性体部(8)的表面且线圈部(7)的端缘上，形成有由第二非磁性系树脂材料构成的突起部(10a、10b)。突起部(10a)相对于线圈部(7)的绕线轴(9)在箭头(P)所示的中心方向形成，突起部(10b)相对于线圈部(7)的绕线轴(9)朝箭头(Q)所示的离心方向形成。由此，实现抑制涡流的产生，低磁损耗且具有大的磁通密度，电感大的小型且高性能的电抗器。
-
公开(公告)号：CN101950658A
公开(公告)日：2011-01-19
申请号：CN201010213528.9
申请日：2010-06-17
Applicant: 株式会社村田制作所
CPC classification number: H01F17/0013 , H01F41/046 , H01F2017/0066 , Y10T29/49073
Abstract: 提供一种能够简化制造工序的电子元件及其制造方法。把磁性体构成的绝缘体层(16)和非磁性体构成的绝缘体层(18)层叠起来形成叠层体(12)。线圈(L)是在叠层体(12)内用多个通路孔导体(b1～b13)将多个线圈导体(20)连接起来构成的螺旋状的线圈，从层叠方向俯视时，与绝缘体层(18)重合。全部绝缘体层(18)被设置在从层叠方向俯视时沿层叠方向形成线圈(L)的轨道(R)上和轨道(R)的外侧，并且不与通路孔导体(b1～b13)重合。
-
Patent Agency Ranking
公开(公告)号：CN118197773A
公开(公告)日：2024-06-14
申请号：CN202311409157.5
申请日：2023-10-27
Applicant: 株式会社村田制作所
Abstract: 层叠型线圈阵列的第一线圈导体层(51)包含为了回避至少包含第一引出导体(41)的两个以上的引出导体而在从上述层叠方向的俯视时配置在第一引出导体(41)的内侧或者外侧的回避部(60)。第二线圈导体层(52)包含为了回避第四引出导体(44)而在从上述层叠方向的俯视时配置在第四引出导体(44)的内侧或者外侧的回避部(60)。在第一方式中，除了回避部(60)之外的部分的第二线圈导体层(52)的宽度比除了回避部之外的部分的第一线圈导体层(51)的宽度宽。
-
公开(公告)号：CN101950658B
公开(公告)日：2013-10-09
申请号：CN201010213528.9
申请日：2010-06-17
Applicant: 株式会社村田制作所
CPC classification number: H01F17/0013 , H01F41/046 , H01F2017/0066 , Y10T29/49073
Abstract: 本发明提供一种能够简化制造工序的电子元件及其制造方法。把磁性体构成的绝缘体层(16)和非磁性体构成的绝缘体层(18)层叠起来形成叠层体(12)。线圈(L)是在叠层体(12)内用多个通路孔导体(b1～b13)将多个线圈导体(20)连接起来构成的螺旋状的线圈，从层叠方向俯视时，与绝缘体层(18)重合。全部绝缘体层(18)被设置在从层叠方向俯视时沿层叠方向形成线圈(L)的轨道(R)上和轨道(R)的外侧，并且不与通路孔导体(b1～b13)重合。
-
公开(公告)号：CN102272867A
公开(公告)日：2011-12-07
申请号：CN201080004235.8
申请日：2010-01-07
Applicant: 株式会社村田制作所
Inventor： 坂野好子
IPC: H01F17/00
CPC classification number: H01F17/0013 , H01F27/292 , H01F2017/002 , H01F2017/0073
Abstract: 本发明涉及既能抑制在线圈导体内发生短路的情况、又能使电感值增加的、内置有包含具有1匝长度的线圈导体的线圈的电子元器件。层叠体(12)中层叠有多个磁性体层(16)。线圈(L)包括线圈导体(18)和通孔导体(b1～b9)。线圈导体(18)包括具有在具有长方形形状的环状的线状电极的一个角上将一条边切开缺口的结构的线圈部(20)、以及从该线圈部(20)的一个端部向被线圈部(20)所包围的区域弯曲从而与边(s1)构成钝角的连接部(22)，并具有1匝的长度。通孔导体(b1～b9)将多个线圈导体(18)相连接。
-
公开(公告)号：CN118645333A
公开(公告)日：2024-09-13
申请号：CN202410284991.4
申请日：2024-03-13
Applicant: 株式会社村田制作所
Abstract: 本发明提供在第一线圈与第二线圈之间电特性的差异小的层叠电感器。本公开的层叠电感器具备：坯体，层叠有磁性层；第一线圈，设置于坯体的内部，沿层叠方向包含多个第一线圈导体层；第二线圈，沿层叠方向包含多个第二线圈导体层；以及第一外部电极及第二外部电极，与第一线圈电连接，第一外部电极及第二外部电极配置于坯体的底面(第一主面)，第二线圈设置于在层叠方向上比第一线圈远离坯体的底面的位置，第一线圈包括：主线圈元件，由延伸方向与层叠方向正交的线圈导体(主线圈导体层)构成；以及子线圈元件，与主线圈元件串联地电连接，产生与由主线圈元件产生的磁通的方向相反方向的磁通。
-
公开(公告)号：CN118197772A
公开(公告)日：2024-06-14
申请号：CN202311406891.6
申请日：2023-10-27
Applicant: 株式会社村田制作所
Abstract: 层叠型线圈阵列的第一线圈导体层包含：避开部，为了至少避开第一引出导体，而在从层叠方向俯视时配置在第一引出导体的内侧或者外侧；以及直线部，与避开部连接。第二线圈导体层包含：避开部，为了避开第四引出导体，而在从层叠方向俯视时配置于第四引出导体的内侧或者外侧；以及直线部，与避开部连接。至少一处位于避开部的第一线圈导体层的宽度比位于直线部的第一线圈导体层的宽度窄、或位于避开部的第二线圈导体层的宽度比位于直线部的第二线圈导体层的宽度窄，或者至少一处位于避开部的第一线圈导体层的宽度比位于直线部的第一线圈导体层的宽度窄，并且位于避开部的第二线圈导体层的宽度比位于直线部的第二线圈导体层的宽度窄。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.021 seconds)
