公开(公告)号：CN111279612B

公开(公告)日：2023-08-22

申请号：CN201880069769.5

申请日：2018-10-11

Applicant: 株式会社村田制作所

Inventor： 森弘嗣 ,  塚本秀树 ,  久野太三

IPC: H03H7/46 ,  H03H7/01 ,  H04B1/18

Abstract: 高频电路(2)具备：多层基板(70)；串联臂电路(S1及S2)，其形成在将形成于多层基板(70)的输入输出端子(T1及T2)连结的第一路径上；并联臂电路(P1)，其配置在将第一路径上的节点与地连结的第二路径上；布线(A)，其形成于多层基板(70)，与输入输出端子(T1)连接，构成第一路径的一部分；布线(B)，其形成于多层基板(70)，与输入输出端子(T2)连接，构成第一路径的一部分；以及布线(C)，其形成于多层基板(70)，构成第二路径的一部分，其中，并联臂电路(P1)包括阻抗可变电路(60)，布线(A)和布线(B)形成于与多层基板(70)的形成有布线(C)的层不同的层，在俯视多层基板(70)的情况下，布线(C)不与布线(A)及布线(B)重叠。

公开(公告)号：CN111279612A

公开(公告)日：2020-06-12

申请号：CN201880069769.5

申请日：2018-10-11

Applicant: 株式会社村田制作所

Inventor： 森弘嗣 ,  塚本秀树 ,  久野太三

IPC: H03H7/46 ,  H03H7/01 ,  H04B1/18

Abstract: 高频电路(2)具备：多层基板(70)；串联臂电路(S1及S2)，其形成在将形成于多层基板(70)的输入输出端子(T1及T2)连结的第一路径上；并联臂电路(P1)，其配置在将第一路径上的节点与地连结的第二路径上；布线(A)，其形成于多层基板(70)，与输入输出端子(T1)连接，构成第一路径的一部分；布线(B)，其形成于多层基板(70)，与输入输出端子(T2)连接，构成第一路径的一部分；以及布线(C)，其形成于多层基板(70)，构成第二路径的一部分，其中，并联臂电路(P1)包括阻抗可变电路(60)，布线(A)和布线(B)形成于与多层基板(70)的形成有布线(C)的层不同的层，在俯视多层基板(70)的情况下，布线(C)不与布线(A)及布线(B)重叠。