-
公开(公告)号：CN101398783A
公开(公告)日：2009-04-01
申请号：CN200810108904.0
申请日：2008-06-06
申请人： 株式会社日立制作所
CPC分类号： G06F12/0246 , G06F3/0608 , G06F3/0616 , G06F3/0641 , G06F3/0688 , Y02D10/13
摘要： 本发明提供存储装置以及数据重复排除方法，能够在实现作为存储介质的闪速存储器的长寿命化的同时，有效利用闪速存储器。在闪速存储器芯片所提供的存储区域上定义的物理单位区域内的规定的管理信息存储区域中，存储对应的1个或多个逻辑单位区域的逻辑地址，来进行数据重复排除处理，并且针对每个物理单位区域，对管理信息存储区域中存储的逻辑地址的总数量即使用度、和与该物理单位区域对应的有效的逻辑地址数量即重复度进行管理，对于使用度和重复度的差超过既定值的物理单位区域，执行使该物理单位区域恢复初始状态的再生处理。
-
公开(公告)号：CN112114741B
公开(公告)日：2024-05-24
申请号：CN202010095482.9
申请日：2020-02-17
申请人： 株式会社日立制作所
IPC分类号： G06F3/06
摘要： 本发明的存储系统能够实现存储控制器间的控制信息的共有、更新和用于更新的协调、以及对控制信息高效的高速访问。存储系统包括：多个存储控制器和包括1个以上的非易失存储器件的驱动器箱。驱动器箱还包括：存储器，其以与1个以上的非易失存储器件不同的单位被读写，存储多个存储控制器中使用的控制信息；和存储器控制器，其能够中继从多个存储控制器各者对存储器的访问，对多个存储控制器的各存储控制器进行关于存储器控制信息的排他的读写。
-
公开(公告)号：CN108804030A
公开(公告)日：2018-11-13
申请号：CN201810390254.7
申请日：2018-04-27
申请人： 株式会社日立制作所
IPC分类号： G06F3/06
CPC分类号： G06F13/4221 , G06F13/1668 , G06F13/4022 , G06F13/404 , G06F2213/0026 , G06F3/0683 , G06F3/0604 , G06F3/0661
摘要： 本发明提供一种存储系统，其能够实现存储控制部之间的高效率的通信。存储系统包括将第1处理器、第2处理器和1个以上的存储设备连接的1个以上的后端切换器。各后端切换器参考从第1处理器接收到的帧并识别该帧的发送目标。在帧的发送目标是上述第2处理器的情况下，各后端切换器将帧中包括的、在第1处理器的地址空间中确定第2处理器中的位置的第1地址转换为在第2处理器的地址空间中确定第2存储器中的上述位置的第2地址，将包括第2地址的上述帧对第2存储控制部发送。
-
公开(公告)号：CN101727297A
公开(公告)日：2010-06-09
申请号：CN200910203112.6
申请日：2009-05-27
申请人： 株式会社日立制作所
IPC分类号： G06F3/06
CPC分类号： G06F11/201
摘要： 本发明涉及存储装置、存储控制器内部网络的数据路径故障切换方法。对存储控制器内部网络应用了MR-IOV的存储装置，可以执行数据路径的故障切换。在存储控制器内部网络中构成为，可以从根端口“RP0”访问各端点设备(ED0～ED2)的虚拟功能(VF)“VF 0:0，1”。同样地，构成为可以从根端口“RP1”访问各端点设备的“VF 1:0，1”。正常时，在从“RP0”至“ED0”的第1数据路径中，通过VF映射将“VF 0:0，1”和“MVF 0，0”连接。当第1数据路径上发生故障时，通过由MR-PCIM执行VF迁移，在从“RP1”至“ED0”的第2数据路径中，通过VF映射将“VF 1:0，1”和“MVF 0，0”连接。结果，实现向第2数据路径的故障切换。
-
公开(公告)号：CN101046771A
公开(公告)日：2007-10-03
申请号：CN200610168702.6
申请日：2006-12-19
申请人： 株式会社日立制作所
CPC分类号： G06F12/0246 , G06F3/0601 , G06F2003/0694 , G06F2212/1036 , G06F2212/7208 , G06F2212/7211
摘要： 一种使用闪存存储器的存储系统，包括存储控制器和作为存储介质的多个闪存存储器模块。每个闪存存储器模块包括至少一个闪存存储器芯片，以及用于对属于该闪存存储器芯片的存储块的擦除次数进行平均的存储器控制器。存储控制器把多个闪存存储器模块组合成第一逻辑组，把用于访问属于第一逻辑组的闪存存储器模块的第一地址转变成用于在存储控制器中指示第一地址的第二地址，并且把多个第一逻辑组组合成第二逻辑组。
-
公开(公告)号：CN101645041B
公开(公告)日：2013-03-13
申请号：CN200910173130.4
申请日：2006-12-19
申请人： 株式会社日立制作所
CPC分类号： G06F12/0246 , G06F3/0601 , G06F2003/0694 , G06F2212/1036 , G06F2212/7208 , G06F2212/7211
摘要： 一种使用闪存存储器的存储系统，包括存储控制器和通过多条通道与存储控制器连接的、作为存储介质的多个闪存存储器模块，每个闪存存储器模块包括至少一个闪存存储器芯片。存储控制器将多个闪存存储器模块中连接在同一通道上的多个闪存存储器模块组合成第一逻辑组；把各第一逻辑组的多个闪存存储器模块相对应的第一地址转换成第二地址；把多个第一逻辑组组合成第二逻辑组；针对各闪存存储器模块，对属于闪存存储器芯片的块进行擦除次数的平均；根据各闪存存储器模块的数据写入量或属于各闪存存储器模块的闪存存储器的平均擦除次数，在属于第一逻辑组的多个闪存存储器模块之间交换数据，然后对应于该数据交换，改变第一地址与第二地址之间的映射。
-
公开(公告)号：CN101727297B
公开(公告)日：2012-06-27
申请号：CN200910203112.6
申请日：2009-05-27
申请人： 株式会社日立制作所
IPC分类号： G06F3/06
CPC分类号： G06F11/201
摘要： 本发明涉及存储装置、存储控制器内部网络的数据路径故障切换方法。对存储控制器内部网络应用了MR-IOV的存储装置，可以执行数据路径的故障切换。在存储控制器内部网络中构成为，可以从根端口“RP0”访问各端点设备(ED0～ED2)的虚拟功能(VF)“VF 0:0，1”。同样地，构成为可以从根端口“RP1”访问各端点设备的“VF 1:0，1”。正常时，在从“RP0”至“ED0”的第1数据路径中，通过VF映射将“VF 0:0，1”和“MVF 0，0”连接。当第1数据路径上发生故障时，通过由MR-PCIM执行VF迁移，在从“RP1”至“ED0”的第2数据路径中，通过VF映射将“VF 1:0，1”和“MVF 0，0”连接。结果，实现向第2数据路径的故障切换。
-
公开(公告)号：CN1825464B
公开(公告)日：2012-04-25
申请号：CN200510132342.X
申请日：2005-12-21
申请人： 株式会社日立制作所
摘要： 一种磁盘设备包括：机箱，磁盘驱动，该磁盘驱动的接线板以及冷却该磁盘驱动的吹风机。该磁盘驱动安置在机箱的高度和深度方向。该磁盘驱动彼此以预定距离间隔并且固定于该接线板，以使每个磁盘驱动的旋转磁盘面垂直于接线板的板面。该磁盘设备进一步包括提供从该机箱同时拔出该磁盘驱动、该接线板和该吹风机的多个抽屉单元。
-
公开(公告)号：CN101398783B
公开(公告)日：2011-02-02
申请号：CN200810108904.0
申请日：2008-06-06
申请人： 株式会社日立制作所
CPC分类号： G06F12/0246 , G06F3/0608 , G06F3/0616 , G06F3/0641 , G06F3/0688 , Y02D10/13
摘要： 本发明提供能够存储装置以及数据重复排除方法，能够在实现作为存储介质的闪速存储器的长寿命化的同时，有效利用闪速存储器。在闪速存储器芯片所提供的存储区域上定义的物理单位区域内的规定的管理信息存储区域中，存储对应的1个或多个逻辑单位区域的逻辑地址，来进行数据重复排除处理，并且针对每个物理单位区域，对管理信息存储区域中存储的逻辑地址的总数量即使用度、和与该物理单位区域对应的有效的逻辑地址数量即重复度进行管理，对于使用度和重复度的差超过既定值的物理单位区域，执行使该物理单位区域恢复初始状态的再生处理。
-
公开(公告)号：CN101645041A
公开(公告)日：2010-02-10
申请号：CN200910173130.4
申请日：2006-12-19
申请人： 株式会社日立制作所
CPC分类号： G06F12/0246 , G06F3/0601 , G06F2003/0694 , G06F2212/1036 , G06F2212/7208 , G06F2212/7211
摘要： 一种使用闪存存储器的存储系统，包括存储控制器和通过多条通道与存储控制器连接的、作为存储介质的多个闪存存储器模块，每个闪存存储器模块包括至少一个闪存存储器芯片。存储控制器将多个闪存存储器模块中连接在同一通道上的多个闪存存储器模块组合成第一逻辑组；把各第一逻辑组的多个闪存存储器模块相对应的第一地址转换成第二地址；把多个第一逻辑组组合成第二逻辑组；针对各闪存存储器模块，对属于闪存存储器芯片的块进行擦除次数的平均；根据各闪存存储器模块的数据写入量或属于各闪存存储器模块的闪存存储器的平均擦除次数，在属于第一逻辑组的多个闪存存储器模块之间交换数据，然后对应于该数据交换，改变第一地址与第二地址之间的映射。
-
-
-
-
-
-
-
-
-
搜索结果
15 条记录 (耗时 0.028 秒)
