公开(公告)号：CN1423434A

公开(公告)日：2003-06-11

申请号：CN02147205.X

申请日：2002-09-27

Applicant: 株式会社东芝

Inventor： 衫本雅彥 ,  关隆史

IPC: H04J11/00 ,  H04L27/14 ,  H04B7/02

CPC classification number: H04L27/2647 ,  H04B7/082 ,  H04B7/0845 ,  H04B7/0857 ,  H04L1/06 ,  H04L2025/03414

Abstract: 具有AGC电路(15、16)的各解调模块(DMM1、DMM2)具有检测接收质量的S/N检测电路(29、31),将从这些S/N检测电路(29、31)输出的检测信号(sig1、sig2)提供给判定电路(33)。判定电路(33)判定接收质量,根据判定结果,合成电路(34)以良好质量数据为支配的比率合成接收数据,排除了质量恶化数据对分集操作的影响。

公开(公告)号：CN100512069C

公开(公告)日：2009-07-08

申请号：CN02147205.X

申请日：2002-09-27

Applicant: 株式会社东芝

Inventor： 衫本雅彥 ,  关隆史

IPC: H04J11/00 ,  H04L27/14 ,  H04B7/02

CPC classification number: H04L27/2647 ,  H04B7/082 ,  H04B7/0845 ,  H04B7/0857 ,  H04L1/06 ,  H04L2025/03414

Abstract: 具有AGC电路(15、16)的各解调模块(DMM1、DMM2)具有检测接收质量的S/N检测电路(29、31)，将从这些S/N检测电路(29、31)输出的检测信号(sig1、sig2)提供给判定电路(33)。判定电路(33)判定接收质量，根据判定结果，合成电路(34)以良好质量数据为支配的比率合成接收数据，排除了质量恶化数据对分集操作的影响。