公开(公告)号：CN102694527B

公开(公告)日：2015-03-18

申请号：CN201110275038.6

申请日：2011-09-16

Applicant: 株式会社东芝

Inventor： 织田翔子 ,  出口淳

IPC: H03H11/28 ,  H04B1/16

CPC classification number: H04B1/16

Abstract: 根据实施例，半导体集成电路具备跨导电路、第1负载电路和第2负载电路。上述跨导电路、上述第1负载电路及上述第2负载电路的至少一个具有以下式的参数P降低的方式调节阻抗的阻抗调节部。P＝Z01＊Z04－Z02＊Z03。这里，Z01是从上述第1输出端子看的上述跨导电路的阻抗，Z02是从上述第2输出端子看的上述跨导电路的阻抗，Z03是上述第1负载电路的阻抗，Z04是上述第2负载电路的阻抗。

公开(公告)号：CN102694527A

公开(公告)日：2012-09-26

申请号：CN201110275038.6

申请日：2011-09-16

Applicant: 株式会社东芝

Inventor： 织田翔子 ,  出口淳

IPC: H03H11/28 ,  H04B1/16

CPC classification number: H04B1/16

Abstract: 根据实施例，半导体集成电路具备跨导电路、第1负载电路和第2负载电路。上述跨导电路、上述第1负载电路及上述第2负载电路的至少一个具有以下式的参数P降低的方式调节阻抗的阻抗调节部。P＝Z01*Z04-Z02*Z03。这里，Z01是从上述第1输出端子看的上述跨导电路的阻抗，Z02是从上述第2输出端子看的上述跨导电路的阻抗，Z03是上述第1负载电路的阻抗，Z04是上述第2负载电路的阻抗。