公开(公告)号：CN1505154A

公开(公告)日：2004-06-16

申请号：CN200310118680.9

申请日：2003-11-28

Applicant: 株式会社东芝

Inventor： 清水晓 ,  白田理一郎 ,  荒井史隆

IPC: H01L27/10 ,  H01L27/115

CPC classification number: G11C16/08 ,  G11C16/0483 ,  H01L27/105 ,  H01L27/115

Abstract: 本发明公开了一种半导体存储器件，包含分别能对信息进行电改写，并且行方向地址连续的第一、第二、第三存储单元晶体管。第一、第二、第三传输晶体管的电流通路的一端分别与第一、第二、第三存储单元晶体管的控制电极连接。在第一、第二、第三传输晶体管的电流通路的另一端上分别外加写入电压、通过电压、第一电压。通过电压比写入电压低，第一电压比通过电压低。第一控制部在第一、第二传输晶体管的栅极上外加用于使第一、第二传输晶体管导通的第一导通电压。第二控制部在第三传输晶体管的栅极上外加用于使第三传输晶体管导通的、与第一导通电压不同的第二导通电压。

公开(公告)号：CN100383972C

公开(公告)日：2008-04-23

申请号：CN200310118680.9

申请日：2003-11-28

Applicant: 株式会社东芝

Inventor： 清水晓 ,  白田理一郎 ,  荒井史隆

IPC: H01L27/10 ,  H01L27/115

CPC classification number: G11C16/08 ,  G11C16/0483 ,  H01L27/105 ,  H01L27/115

Abstract: 本发明公开了一种半导体存储器件，包含分别能对信息进行电改写，并且行方向地址连续的第一、第二、第三存储单元晶体管。第一、第二、第三传输晶体管的电流通路的一端分别与第一、第二、第三存储单元晶体管的控制电极连接。在第一、第二、第三传输晶体管的电流通路的另一端上分别外加写入电压、通过电压、第一电压。通过电压比写入电压低，第一电压比通过电压低。第一控制部在第一、第二传输晶体管的栅极上外加用于使第一、第二传输晶体管导通的第一导通电压。第二控制部在第三传输晶体管的栅极上外加用于使第三传输晶体管导通的、与第一导通电压不同的第二导通电压。