公开(公告)号：CN1187751A

公开(公告)日：1998-07-15

申请号：CN97122259.2

申请日：1997-11-12

Applicant: 株式会社东芝

Inventor： 前岛章宏 ,  小林壮宽

IPC: H05K1/00

CPC classification number: H05K1/0263 ,  H05K3/225 ,  H05K3/3447 ,  H05K3/3457

Abstract: 在使用了跳线的电流集中抑制方式中,防止基板制造效率的变坏而且抑制基板制造成本的上升,能很好地维持印刷基板本身的可靠性。在绝缘基板2的表面和背面上形成导电图形3A、3B,设置了贯通该表面和背面的导电图形3A、3B的多个通孔5a1～5c2,对该多个通孔5a1～5c2内的相邻的每一对通孔(5a1,5a2)、(5b1,5b2)、(5c1,5c2),互相接近地插入和配置跳线6a、6b、6c。

公开(公告)号：CN1119073C

公开(公告)日：2003-08-20

申请号：CN97122259.2

申请日：1997-11-12

Applicant: 株式会社东芝

Inventor： 前岛章宏 ,  小林壮宽

IPC: H05K1/00

CPC classification number: H05K1/0263 ,  H05K3/225 ,  H05K3/3447 ,  H05K3/3457

Abstract: 在使用了跳线的电流集中抑制方式中，防止基板制造效率的变坏而且抑制基板制造成本的上升，能很好地维持印刷基板本身的可靠性。在绝缘基板2(参照图1)的表面和背面上形成导电图形3A、3B，设置了贯通该表面和背面的导电图形3A、3B的多个通孔5a1～5c2，对该多个通孔5a1～5c2内的相邻的每一对通孔(5a1，5a2)、(5b1，5b2)、(5c1，5c2)，互相接近地插入和配置跳线6a、6b、6c(参照图1)。