公开(公告)号：CN103325745B

公开(公告)日：2016-03-16

申请号：CN201210320295.1

申请日：2012-08-31

Applicant: 株式会社东芝

Inventor： 南中理 ,  小玉义宗 ,  片村幸雄

IPC: H01L23/31 ,  H01L21/56

CPC classification number: H01L23/3128 ,  H01L21/563 ,  H01L24/73 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/1076 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/1815 ,  H01L2924/19107 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明提供在层叠多个半导体封装的情况下有助于上下间的连接不良及位置偏离的防止的半导体装置。树脂封装的半导体装置具备：半导体芯片（13），其搭载于布线介质（11）上；多个连接用导电体（12），其设置于布线介质（11）上，供与外部设备的连接；以及被覆部件（15），其设置为被覆布线介质（11）、前述半导体芯片（13）及连接用导电体（12），并且具有使各连接用导电体（12）的上部露出的多个凹部（110）。被覆部件（15）的凹部为具有从中心到侧壁的距离短的部分和从中心到侧壁的距离长的部分的构造。

公开(公告)号：CN103325745A

公开(公告)日：2013-09-25

申请号：CN201210320295.1

申请日：2012-08-31

Applicant: 株式会社东芝

Inventor： 南中理 ,  小玉义宗 ,  片村幸雄

IPC: H01L23/31 ,  H01L21/56

CPC classification number: H01L23/3128 ,  H01L21/563 ,  H01L24/73 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/1076 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/1815 ,  H01L2924/19107 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明提供在层叠多个半导体封装的情况下有助于上下间的连接不良及位置偏离的防止的半导体装置。树脂封装的半导体装置具备：半导体芯片（13），其搭载于布线介质（11）上；多个连接用导电体（12），其设置于布线介质（11）上，供与外部设备的连接；以及被覆部件（15），其设置为被覆布线介质（11）、前述半导体芯片（13）及连接用导电体（12），并且具有使各连接用导电体（12）的上部露出的多个凹部（110）。被覆部件（15）的凹部为具有从中心到侧壁的距离短的部分和从中心到侧壁的距离长的部分的构造。