公开(公告)号：CN1173476C

公开(公告)日：2004-10-27

申请号：CN00136072.8

申请日：2000-12-08

Applicant: 松下电器产业株式会社

Inventor： 须佐直和 ,  狩野郁夫

IPC: H03L7/08 ,  G11B20/10

CPC classification number: G11B20/1025 ,  G11B20/1403 ,  H03L7/08 ,  H03L7/091 ,  H03L7/0992 ,  H03L2207/50

Abstract: 本发明揭示一种基于全数字锁相环(PLL)电路的数据检测器，PLL电路用于接收来自盘片存储介质的输入读数据，并提供实质上消除颤动的输出同步信号和同步的读数据，包括将反馈计数值限制成预先决定的范围，以便将内部同步信号限制成期望的范围的电路，在无效的期间对基于数字PLL电路的预先决定的部分进行复位的复位电路，和从给出的第1频率的时钟信号生成不同于第1频率的第2频率以支持不同数据频率的电路。

公开(公告)号：CN1309470A

公开(公告)日：2001-08-22

申请号：CN00136072.8

申请日：2000-12-08

Applicant: 松下电器产业株式会社

Inventor： 须佐直和 ,  狩野郁夫

IPC: H03L7/08 ,  G11B20/10

CPC classification number: G11B20/1025 ,  G11B20/1403 ,  H03L7/08 ,  H03L7/091 ,  H03L7/0992 ,  H03L2207/50

Abstract: 本发明揭示一种基于全数字锁相环(PLL)电路的数据检测器,PLL电路用于接收来自盘片存储介质的输入读数据,并提供实质上消除颤动的输出同步信号和同步的读数据,包括将反馈计数值限制成预先决定的范围,以便将内部同步信号限制成期望的范围的电路,在无效的期间对基于数字PLL电路的预先决定的部分进行复位的复位电路,和从给出的第1频率的时钟信号生成不同于第1频率的第2频率以支持不同数据频率的电路。