再生信号处理装置
    1.
    发明公开

    公开(公告)号:CN1508790A

    公开(公告)日:2004-06-30

    申请号:CN03160208.8

    申请日:2003-09-27

    Abstract: 一种再生信号处理装置,在A/D变换器(106)与自适应均衡滤波器(109)及PLL电路(111)之间设置有数字滤波器(107)。模拟滤波器(103)主要具有低通功能。控制器部(112)在再生之前的学习期间,给数字滤波器(107)设定种种抽头系数,选用PLL电路检测到的抖动值成为最小的抽头系数。再生时,将如此决定的抽头系数设定在数字滤波器(107)上,可进行最佳预均衡,可进行高精度的记录数据的再生。从而通过提高记录密度,以便能高精度地再生光盘记录数据等。

    异常波形检测电路及信息再生装置

    公开(公告)号:CN1220207C

    公开(公告)日:2005-09-21

    申请号:CN03103583.3

    申请日:2003-01-29

    CPC classification number: G11B20/18

    Abstract: 本发明提供一种异常波形检测电路及信息再生装置。异常波形检测电路由数字方式异常波形检测电路构成,可以任意地设置判定异常波形的阈值,与该阈值比较,产生异常波形判定信号。在该异常波形判定信号的生成中,包括将整个采样点的电压值与基准值电压进行比较的结构;以及计算出信号波形峰值连续变化的斜率值,与基准值斜率进行比较结构中选择某一个,能容易并且准确地检测各种异常波形。

    流水线A/D转换器
    4.
    发明授权

    公开(公告)号:CN102067455B

    公开(公告)日:2013-07-17

    申请号:CN200980111563.5

    申请日:2009-03-03

    CPC classification number: H03M1/108 H03M1/167 H03M1/44

    Abstract: 在每一个级中,根据输入模拟信号生成对应于位的一部分的数字信号,由DA转换部分(7,8)基于数字信号生成模拟参考信号,并且由余数运算部分(9)执行对输入模拟信号的余数运算。通过供应测试信号代替输入模拟信号能够执行测试。在测试模式中,控制部分(14a)执行控制,以停止向所述余数运算部分供应所述输入模拟信号,并基于所述数字信号停止DA转换部分的参考电压选择,同时基于DA转换控制信号执行参考电压选择以用于测试中,由此给所述余数运算部分供应所述模拟参考信号和由所述参考电压中的预定的一个构成的代替所述输入模拟信号的所述测试信号。能够以小尺度配置输入测试信号,无需提供与用于正常操作的线分开的测试信号线。

    流水线A/D转换器
    5.
    发明公开

    公开(公告)号:CN102067455A

    公开(公告)日:2011-05-18

    申请号:CN200980111563.5

    申请日:2009-03-03

    CPC classification number: H03M1/108 H03M1/167 H03M1/44

    Abstract: 在每一个级中,根据输入模拟信号生成对应于位的一部分的数字信号,由DA转换部分(7,8)基于数字信号生成模拟参考信号,并且由余数运算部分(9)执行对输入模拟信号的余数运算。通过供应测试信号代替输入模拟信号能够执行测试。在测试模式中,控制部分(14a)执行控制,以停止向所述余数运算部分供应所述输入模拟信号,并基于所述数字信号停止DA转换部分的参考电压选择,同时基于DA转换控制信号执行参考电压选择以用于测试中,由此给所述余数运算部分供应所述模拟参考信号和由所述参考电压中的预定的一个构成的代替所述输入模拟信号的所述测试信号。能够以小尺度配置输入测试信号,无需提供与用于正常操作的线分开的测试信号线。

    再现信号处理装置
    6.
    发明公开

    公开(公告)号:CN101002263A

    公开(公告)日:2007-07-18

    申请号:CN200580025759.4

    申请日:2005-04-18

    Inventor: 河边章 山本明

    Abstract: 在从模拟再现信号提取再现数据和与该再现数据同步的时钟的再现信号处理装置中,从由插入器(3)、定时恢复电路(4)以及控制电路(5)构成的时钟提取环路中除去数字均衡器(2)。该数字均衡器(2)配置在A/D转换器(1)和插入器(3)之间,对来自上述A/D转换器(1)的数字值的再现数据以来自合成器(7)的固定时钟CLK的时序进行均衡处理。上述数字均衡器(2)的多个系数,基于来自上述定时恢复电路(4)的频率比信息(4a),利用控制电路(5),使用系数设定器6进行更新。因此,不管由数字均衡器进行的再现信号的均衡处理怎样,都能够谋求时钟提取功能的高速化。

    相位误差检测电路及同步时钟抽出电路

    公开(公告)号:CN1784743A

    公开(公告)日:2006-06-07

    申请号:CN200480012024.3

    申请日:2004-06-11

    Abstract: 在使用于抽出与再生数据同步的时钟的同步时钟抽出电路的相位误差检测电路中,交叉基准值生成部(72),将由相位误差算出部(71)算出的上升相位误差数据(S3)作为上升交叉基准值(S5)输入给上升交叉检测部(70a),同样将算出下降相位误差数据(S4)作为下降交叉基准值(S6)输出给下降交叉检测部(70b)。两交叉检测部(70a、70b),各自算出样品点的再生数据值和上述输入的交叉基准值(交叉偏差值)(S5、S6)的差值,当连续的样品点的两个差值一方为负而另一方为正的情况下,输出上升及下降交叉检测信号。因此,俘获波段被扩大。

    异常波形检测电路及信息再生装置

    公开(公告)号:CN1435837A

    公开(公告)日:2003-08-13

    申请号:CN03103583.3

    申请日:2003-01-29

    CPC classification number: G11B20/18

    Abstract: 本发明提供一种异常波形检测电路及信息再生装置。异常波形检测电路由数字方式异常波形检测电路构成,可以任意地设置判定异常波形的阈值,与该阈值比较,产生异常波形判定信号。在该异常波形判定信号的生成中,包括将整个采样点的电压值与基准值电压进行比较的结构;以及计算出信号波形峰值连续变化的斜率值,与基准值斜率进行比较结构中选择某一个,能容易并且准确地检测各种异常波形。

Patent Agency Ranking