公开(公告)号：CN110245526B

公开(公告)日：2021-04-23

申请号：CN201910376045.1

申请日：2019-05-07

Applicant: 杭州电子科技大学

Inventor： 樊凌雁 ,  张蓝

IPC: G06F21/85 ,  G06F13/40

Abstract: 本发明公开了一种基于PCIe接口的加密设备和方法，CPU、数据分配模块、加密信息模块、AES加密模块、SM4加密模块、高速缓存区、第一PCIe控制器、第二PCIe控制器、PCIe SSD模块、PCIe Host模块和外设，其中，CPU通过内部总线控制其余模块工作以及对各模块的中断做出响应，高速缓存区通过内部总线与第一PCIe控制器、第二PCIe控制器、AES加密模块和SM4加密模块相连，用于缓存写数据和读数据。本发明利用随机算法将数据随机分成长度不等的数据段落，且随机地分配给加密模块进行不同加密模式的加密，并在异常发生后，可接续完成未完成的加密任务，且无需占用HOST操作。

公开(公告)号：CN110245526A

公开(公告)日：2019-09-17

申请号：CN201910376045.1

申请日：2019-05-07

Applicant: 杭州电子科技大学

Inventor： 樊凌雁 ,  张蓝

IPC: G06F21/85 ,  G06F13/40

Abstract: 本发明公开了一种基于PCIe接口的加密设备和方法，CPU、数据分配模块、加密信息模块、AES加密模块、SM4加密模块、高速缓存区、第一PCIe控制器、第二PCIe控制器、PCIe SSD模块、PCIe Host模块和外设，其中，CPU通过内部总线控制其余模块工作以及对各模块的中断做出响应，高速缓存区通过内部总线与第一PCIe控制器、第二PCIe控制器、AES加密模块和SM4加密模块相连，用于缓存写数据和读数据。本发明利用随机算法将数据随机分成长度不等的数据段落，且随机地分配给加密模块进行不同加密模式的加密，并在异常发生后，可接续完成未完成的加密任务，且无需占用HOST操作。