-
公开(公告)号：CN111831241A
公开(公告)日：2020-10-27
申请号：CN201910328263.8
申请日：2019-04-23
Applicant: 杭州海康威视数字技术股份有限公司
Abstract: 本申请提供一种显示屏，由N+1个拼接屏按顺序串接组成，每一拼接屏包括处理器和第一电平转换模块，前N个拼接屏还包括第二电平转换模块、开关模块和第一与门；首个屏的第一电平转换模块用于接收控制设备的编码指令；每一屏的第一电平转换模块用于对编码指令进行电平转换并输出至处理器；每一屏的处理器用于利用编码指令设置地址后控制开关模块打开将新生成的编码指令通过第一与门和开关模块输出至第二电平转换模块；每一屏的第二电平转换模块用于对编码指令进行电平转换并输出至下一屏第一电平转换模块。由于控制设备的编码指令实现首个屏的设置后，后级屏可自动实现设置，无需人工设置每个屏，省时省力且不会出现设置错误。
-
公开(公告)号：CN102184721B
公开(公告)日：2014-01-01
申请号：CN201110081628.5
申请日：2011-03-31
Applicant: 杭州海康威视数字技术股份有限公司
Inventor： 赵鸿云
Abstract: 本发明涉及视频处理领域，公开了一种带两级FPGA芯片的子板及大屏控制系统。本发明中，带两级FPGA芯片的子板内包含一个非易失性存储器，该非易失性存储器与支持总线通信的第一级FPGA芯片相连接，第一级FPGA芯片与各第二级FPGA芯片相连接，第一级FPGA芯片在完成配置和初始化后，为各第二级FPGA芯片提供配置时序，将各第二级FPGA芯片的配置数据依次传输给相应的第二级FPGA芯片，供各第二级FPGA芯片完成配置和初始化。由于不需要为每个FPGA芯片单独配备一个非易失性存储器，而且不需要在子板上增加微处理器，因此低成本且方便地实现了对子板内所有FPGA芯片的配置管理。
-
公开(公告)号：CN111831241B
公开(公告)日：2022-04-26
申请号：CN201910328263.8
申请日：2019-04-23
Applicant: 杭州海康威视数字技术股份有限公司
Abstract: 本申请提供一种显示屏，由N+1个拼接屏按顺序串接组成，每一拼接屏包括处理器和第一电平转换模块，前N个拼接屏还包括第二电平转换模块、开关模块和第一与门；首个屏的第一电平转换模块用于接收控制设备的编码指令；每一屏的第一电平转换模块用于对编码指令进行电平转换并输出至处理器；每一屏的处理器用于利用编码指令设置地址后控制开关模块打开将新生成的编码指令通过第一与门和开关模块输出至第二电平转换模块；每一屏的第二电平转换模块用于对编码指令进行电平转换并输出至下一屏第一电平转换模块。由于控制设备的编码指令实现首个屏的设置后，后级屏可自动实现设置，无需人工设置每个屏，省时省力且不会出现设置错误。
-
公开(公告)号：CN111830857A
公开(公告)日：2020-10-27
申请号：CN201910327751.7
申请日：2019-04-23
Applicant: 杭州海康威视数字技术股份有限公司
IPC: G05B19/042
Abstract: 本申请提供一种显示屏，包括：N+1个顺序串接的拼接屏，每一拼接屏包括处理器和第一电平转换模块；前N个拼接屏还包括第二电平转换模块；首个拼接屏的第一电平转换模块用于接收控制指令；每一拼接屏的第一电平转换模块用于对接收的控制指令进行电平转换并输出至本屏的处理器和第二电平转换模块；每一拼接屏的处理器用于处理控制指令；每一拼接屏的第二电平转换模块用于对接收的控制指令进行电平转换并输出至下一拼接屏的第一电平转换模块。由于指令经拼接屏的第一电平转换模块传输至处理器的同时也经第二电平转换模块传输至下一拼接屏，使得指令在拼接屏之间的传输无需处理器转发，整个传输过程由延时小的电路逻辑实现，可达到同步控制的目的。
-
公开(公告)号：CN102184721A
公开(公告)日：2011-09-14
申请号：CN201110081628.5
申请日：2011-03-31
Applicant: 杭州海康威视数字技术股份有限公司
Inventor： 赵鸿云
Abstract: 本发明涉及视频处理领域，公开了一种带两级FPGA芯片的子板及大屏控制系统。本发明中，带两级FPGA芯片的子板内包含一个非易失性存储器，该非易失性存储器与支持总线通信的第一级FPGA芯片相连接，第一级FPGA芯片与各第二级FPGA芯片相连接，第一级FPGA芯片在完成配置和初始化后，为各第二级FPGA芯片提供配置时序，将各第二级FPGA芯片的配置数据依次传输给相应的第二级FPGA芯片，供各第二级FPGA芯片完成配置和初始化。由于不需要为每个FPGA芯片单独配备一个非易失性存储器，而且不需要在子板上增加微处理器，因此低成本且方便地实现了对子板内所有FPGA芯片的配置管理。
-
Patent Agency Ranking
公开(公告)号：CN102184158A
公开(公告)日：2011-09-14
申请号：CN201110081620.9
申请日：2011-03-31
Applicant: 杭州海康威视数字技术股份有限公司
Inventor： 赵鸿云
IPC: G06F15/78
Abstract: 本发明涉及视频处理领域，公开了一种带两级FPGA芯片的子板及两级FPGA芯片的配置方法。本发明中，在上电时第一级FPGA芯片从第一非易失性存储器中获取自身的配置数据，完成配置和初始化；各第二级FPGA芯片从第二非易失性存储器中获取自身的配置数据，完成配置和初始化。各第二级FPGA芯片的型号和配置数据完全相同。由于不需要为每个FPGA芯片单独配备一个非易失性存储器，而且不需要在子板上增加微处理器，低成本且方便地实现了CPU系统板对子板内所有FPGA的配置管理。
-
公开(公告)号：CN101873458A
公开(公告)日：2010-10-27
申请号：CN201010000187.7
申请日：2010-01-08
Applicant: 杭州海康威视数字技术股份有限公司
Abstract: 本发明提供一种数字硬盘录像机的视频环通电路及数字硬盘录像机，视频环通电路包括：双刀双掷继电器、低通滤波器和电源；双刀双掷继电器包括线圈、第一静触点、第二静触点、第一动触点、第二动触点、第三动触点和第四动触点；线圈连接在电源和地之间；第一静触点连接环通输出接口、第二静触点连接视频输入接口；第一动触点与第三动触点连接；第二动触点经过低通滤波器与第四动触点连接；当电源正常时，第一静触点与第二动触点吸合，第二静触点与第四动触点吸合；当电源故障时，第一静触点与第一动触点吸合，第二静触点与第三动触点吸合。这样可以避免当视频环通电路的电源故障时，视频环通电路的没有环通视频输出。
-
公开(公告)号：CN119996610A
公开(公告)日：2025-05-13
申请号：CN202510450355.9
申请日：2025-04-10
Applicant: 杭州海康威视数字技术股份有限公司
Abstract: 本申请提供一种无纸化会议升降终端控制方法、装置及设备。在一个示例中，该方法包括：确定目标对象的实际升降时间与目标升降时间之间的时间差；在确定所述目标对象的实际升降时间不满足要求的情况下，依据所述时间差对所述目标对象的升降电机的转速进行调整，以使调整后所述目标对象的实际升降时间与所述目标升降时间之间的时间差满足要求。该方法可以实现对目标对象的升降时间的自动校准。
-
公开(公告)号：CN113746467A
公开(公告)日：2021-12-03
申请号：CN202111016880.8
申请日：2021-08-31
Applicant: 杭州海康威视数字技术股份有限公司
Abstract: 本申请实施例提供了一种投屏控制方法、投屏器及处理芯片，方法应用于投屏器中的处理芯片，投屏器还包括触控屏以及触控电路板，处理芯片与触控电路板以及发光器件电连接；方法包括：获取触控电路板产生的第一触控信号，第一触控信号为触控屏上存在第一触控操作时触控电路板产生的；基于第一触控信号控制发光器件显示第一投屏灯效，并开启投屏功能。用户可以通过对触控屏进行第一触控操作来开启投屏器的投屏功能，不会出现按钮卡死的问题。投屏器可以显示第一投屏灯效，来提示用户投屏器当前的状态，人机交互效果好。
-
公开(公告)号：CN111830857B
公开(公告)日：2021-09-21
申请号：CN201910327751.7
申请日：2019-04-23
Applicant: 杭州海康威视数字技术股份有限公司
IPC: G05B19/042
Abstract: 本申请提供一种显示屏，包括：N+1个顺序串接的拼接屏，每一拼接屏包括处理器和第一电平转换模块；前N个拼接屏还包括第二电平转换模块；首个拼接屏的第一电平转换模块用于接收控制指令；每一拼接屏的第一电平转换模块用于对接收的控制指令进行电平转换并输出至本屏的处理器和第二电平转换模块；每一拼接屏的处理器用于处理控制指令；每一拼接屏的第二电平转换模块用于对接收的控制指令进行电平转换并输出至下一拼接屏的第一电平转换模块。由于指令经拼接屏的第一电平转换模块传输至处理器的同时也经第二电平转换模块传输至下一拼接屏，使得指令在拼接屏之间的传输无需处理器转发，整个传输过程由延时小的电路逻辑实现，可达到同步控制的目的。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.027 seconds)
