公开(公告)号：CN108540688B

公开(公告)日：2020-11-20

申请号：CN201710116696.8

申请日：2017-03-01

Applicant: 杭州海康威视数字技术股份有限公司

Inventor： 李桦林 ,  李清俊 ,  徐宁

IPC: H04N5/06 ,  H04N5/265 ,  G06F3/14

Abstract: 本发明实施例提供了一种分布式拼接控制器、图像发送方法及图像处理方法，该分布式拼接控制器包括：每一采集处理器，通过定时基准脉冲，控制向数据交换设备发送所采集的视频图像；数据交换设备，用于接收每一采集处理器所发送的视频图像，并依据预设的每一采集处理器与至少一个显示处理器的对应关系，将所接收的每一视频图像发送至对应的至少一个显示处理器；每一显示处理器，通过定时基准脉冲，控制对视频图像的接收、叠层处理以及输出；其中，每两个相邻的定时基准脉冲之间的时间间隔大于或等于预设的接收时延，预设的接收时延为：根据数据交换设备的延时偏差确定的时间。以实现同一视频源的视频图像显示的同步。

公开(公告)号：CN108540688A

公开(公告)日：2018-09-14

申请号：CN201710116696.8

申请日：2017-03-01

Applicant: 杭州海康威视数字技术股份有限公司

Inventor： 李桦林 ,  李清俊 ,  徐宁

IPC: H04N5/06 ,  H04N5/265 ,  G06F3/14

Abstract: 本发明实施例提供了一种分布式拼接控制器、图像发送方法及图像处理方法，该分布式拼接控制器包括：每一采集处理器，通过定时基准脉冲，控制向数据交换设备发送所采集的视频图像；数据交换设备，用于接收每一采集处理器所发送的视频图像，并依据预设的每一采集处理器与至少一个显示处理器的对应关系，将所接收的每一视频图像发送至对应的至少一个显示处理器；每一显示处理器，通过定时基准脉冲，控制对视频图像的接收、叠层处理以及输出；其中，每两个相邻的定时基准脉冲之间的时间间隔大于或等于预设的接收时延，预设的接收时延为：根据数据交换设备的延时偏差确定的时间。以实现同一视频源的视频图像显示的同步。

公开(公告)号：CN108737745A

公开(公告)日：2018-11-02

申请号：CN201710266513.0

申请日：2017-04-21

Applicant: 杭州海康威视数字技术股份有限公司

Inventor： 李桦林

IPC: H04N5/265 ,  H04N5/262 ,  H04N5/268 ,  H04N7/18

Abstract: 本发明公开了一种视频融合方法及装置。该方法包括：接收多路视频源输入的视频，将来自所述多路视频源的视频参考显示分辨率进行缩放，并缓存缩放后的视频，所述多路视频源中包括第一视频源和第二视频源；获取第一视频和第二视频，以及获取用户针对所述第一视频和所述第二视频设置的融合参数，所述第一视频为来自所述第一视频源的视频，所述第二视频为来自所述第二视频源的视频；将所述第一视频与所述第二视频按照所述融合参数进行融合，得到融合视频。本发明将第一视频与第二视频按照融合参数进行融合，用户可以根据自身的需求设置融合参数，使融合后的视频满足用户观看需求，提高了用户粘度及视频融合的灵活性。

公开(公告)号：CN203689503U

公开(公告)日：2014-07-02

申请号：CN201320817379.6

申请日：2013-12-11

Applicant: 杭州海康威视数字技术股份有限公司

Inventor： 李桦林 ,  李清俊 ,  徐宁

IPC: G06F9/445

Abstract: 本实用新型公开了基于现场可编程门阵列实现的单板系统，该单板系统包括一片闪存FLASH芯片、一片主现场可编程门阵列FPGA和至少一片从FPGA芯片；所述FLASH芯片与主FPGA芯片连接，存储主FPGA芯片和从FPGA芯片的配置程序；主FPGA芯片与FLASH芯片连接，还与从FPGA芯片连接，主FPGA芯片从FLASH芯片中读取从FLASH芯片的配置程序，发送给相应从FPGA芯片；从FPGA芯片与主FPGA芯片连接，接收主FPGA芯片发送的配置程序，运行配置程序。本实用新型方案能够简化设计的复杂度，节省成本，且提高配置的工作频率。