基于并行深度神经网络的隐私泄露检测方法

    公开(公告)号:CN119128993B

    公开(公告)日:2025-01-21

    申请号:CN202411620475.0

    申请日:2024-11-13

    Abstract: 本申请实施例提供基于并行深度神经网络的隐私泄露检测方法。本申请实施例中,先从获得的隐私数据集的每一隐私样本数据中提取敏感隐私特征以得到该隐私样本数据对应的敏感隐私特征向量;之后,由本设备上N个CPU内核基于各隐私样本数据对应的敏感隐私特征向量并行训练出对应的DNN模型,以当任一检测设备需要检测任一目标网络流时利用已训练出的DNN模型检测该目标网络流是否出现隐私泄露,这样实现了物联网设备隐私泄露的检测,保证了物联网设备的信息安全。本实施例中由N个CPU内核并行训练多个DNN模型,这样能够使得各DNN模型之间的模型参数不会相互影响,避免DNN模型间的耦合,提高了各DNN模型的性能。

    基于动态防御的密码服务保护方法及系统

    公开(公告)号:CN118709175B

    公开(公告)日:2024-11-22

    申请号:CN202411205881.0

    申请日:2024-08-29

    Abstract: 本申请实施例提供了基于动态防御的密码服务保护方法及系统。本实施例在认证请求认证失败后,会动态分析认证请求携带的认证凭证是否存在风险,若认证凭证存在风险,则禁用携带该认证凭证的任一终端对应的应用权限如访问上述原有密码服务系统等,并动态调整虚拟密码服务系统,以控制虚拟密码服务系统模拟上述原有密码服务系统构造虚拟环境,以诱导携带上述认证凭证的终端在虚拟环境下进行虚假业务访问比如虚拟环境通过随机化访问地址、认证许可模拟、虚拟应用访问等方法与携带该认证凭证的任一终端(也称访问方)进行主动交互,模糊真正的业务环境,诱导攻击者进行虚假业务访问,实现了真正意义上的动态防御的密码服务保护方法。

    基于FPGA对高速数据进行安全存储和读取的方法及设备

    公开(公告)号:CN119358049B

    公开(公告)日:2025-03-25

    申请号:CN202411909111.4

    申请日:2024-12-23

    Abstract: 本申请提供一种基于FPGA对高速数据进行安全存储和读取的方法及设备。本申请通过在电子设备中部署的MCU,根据第二FPGA获得的外部接口接收到的N种类型用户侧数据的数据写入速率,为每一类型用户侧数据分配外部接口与第二FPGA之间的至少一条数据传输通道,以由第二FPGA通过该类型用户侧数据对应的至少一条数据传输通道接收外部接口传来的该类型用户侧数据,将N种类型的用户侧数据暂存在第一存储介质中,并通过第一FPGA对第一存储介质中存储的用户侧数据进行加密,进一步通过第二FPGA将加密后的用户侧数据发送至电子设备的存储阵列中进行存储,提高了数据传输速率以及数据传输的安全性。

    零信任权限策略管理方法、系统及装置

    公开(公告)号:CN118869353A

    公开(公告)日:2024-10-29

    申请号:CN202411323573.8

    申请日:2024-09-20

    Abstract: 本申请实施例提供了零信任权限策略管理方法、系统及装置。本实施例不同于传统基于网络位置的权限控制如防火墙外部的IP不可信,防火墙内部的IP可信,而是基于零信任架构为每一终端实体和混合实体分别生成对应的目标授权权限策略,以基于各实体的目标授权权限策略对经由的数据进行零信任权限控制,即使是内部网络的PC也是不可信的也为基于其对应的目标授权权限策略对其发送的数据进行权限控制(相当于实现零信任权限控制),保证了网络安全。

    一种基于数据动态分级的码流安全传输方法及电子设备

    公开(公告)号:CN119316234A

    公开(公告)日:2025-01-14

    申请号:CN202411855393.4

    申请日:2024-12-16

    Abstract: 本申请公开一种基于数据动态分级的码流安全传输方法及电子设备,涉及数据处理技术领域,可以减少传输过程中对待传输数据进行加密和签名时带来的资源占用,从而提高数据传输效率。该方法包括:获取待传输的第一数据,第一数据为视频帧数据;根据第一数据对应的目标参数,确定第一数据的安全等级;在第一数据的安全等级高于预设等级的情况下,对第一数据进行处理操作,得到第二数据,处理操作包括加密操作和/或签名操作;在第一数据的安全等级不高于预设等级的情况下,将第一数据确定为第二数据;生成包含第一数据的安全等级的等级标识以及第二数据的报文;等级标识用于数据接收端确定第一数据的安全等级;向数据接收端发送报文。

    基于FPGA对高速数据进行安全存储和读取的方法及设备

    公开(公告)号:CN119358049A

    公开(公告)日:2025-01-24

    申请号:CN202411909111.4

    申请日:2024-12-23

    Abstract: 本申请提供一种基于FPGA对高速数据进行安全存储和读取的方法及设备。本申请通过在电子设备中部署的MCU,根据第二FPGA获得的外部接口接收到的N种类型用户侧数据的数据写入速率,为每一类型用户侧数据分配外部接口与第二FPGA之间的至少一条数据传输通道,以由第二FPGA通过该类型用户侧数据对应的至少一条数据传输通道接收外部接口传来的该类型用户侧数据,将N种类型的用户侧数据暂存在第一存储介质中,并通过第一FPGA对第一存储介质中存储的用户侧数据进行加密,进一步通过第二FPGA将加密后的用户侧数据发送至电子设备的存储阵列中进行存储,提高了数据传输速率以及数据传输的安全性。

Patent Agency Ranking