公开(公告)号：CN108055257A

公开(公告)日：2018-05-18

申请号：CN201711294774.X

申请日：2017-12-08

Applicant: 杭州和利时自动化有限公司

Inventor： 李航

IPC: H04L29/06

Abstract: 本发明公开了一种FPGA辅助高性能计算方法及FPGA，该方法包括：FPGA对从校时源获取的原始时间数据进行提取和解析，获取校时时间信息；根据校时时间信息和参考时间信息，利用预设的校时算法计算获取校时信号，并利用数据总线将校时信号发送至校时装置；其中，参考时间信息为根据系统时钟对应生成的时间信息；本发明通过采用如IRIG‑B码源的校准源作为时钟源，避免了NTP软件校时方式中的网络延迟，以及标准NTP协议本身存在的时间误差；利用FPGA并行处理的特点并采用校时算法进行时钟校准，避免了串行运算方式造成的时间误差，提高了时钟校准的时间精度，从而进一步满足了工业自动化方案的需求。

公开(公告)号：CN109407578A

公开(公告)日：2019-03-01

申请号：CN201811196845.7

申请日：2018-10-15

Applicant: 杭州和利时自动化有限公司

Inventor： 李航 ,  郑超

IPC: G05B19/042

Abstract: 本申请公开了一种Profibus-DP总线控制器的数据处理方法，包括：FPGA将Profibus-DP总线采集的串行信号转换为多个并行数据帧；根据每个所述并行数据帧的数据类型对对应的并行数据帧进行数据预处理，得到多个预处理帧。对每个所述预处理帧进行协议匹配处理，将得到的协议匹配数据帧发送至处理器，以便完成数据处理操作。通过FPGA对数据进行预处理，减少了处理器的执行环节，提高了数据处理的速度。本申请还公开了一种Profibus-DP总线控制器的数据处理方法、FPGA装置、数据总线控制器以及计算机可读存储介质，具有以上有益效果。

公开(公告)号：CN109302255B

公开(公告)日：2020-11-13

申请号：CN201811061657.3

申请日：2018-09-12

Applicant: 杭州和利时自动化有限公司

Inventor： 田璟哲 ,  李航

IPC: H04J3/06

Abstract: 本发明公开了SOE系统的FPGA接收到控制主站的校准信息，对所述校准信息进行提取和解析，获取第二时间信息；根据所述第二时间信息和第二参考信息进行计算，得到SOE系统校准信息；根据所述SOE系统校准信息进行时间同步控制。本方法采用SOE系统的FPGA并行处理的特点并且通过第二时间信息和第二参考信息进行计算得到SOE系统校准信息，达到时钟校准的目的，避免了串行运算造成的时间精准度差的缺点，实现了高实时性同步数据信息的要求。本申请还提供了一种时间同步控制装置、系统和计算机可读存储介质具有上述有益效果。

公开(公告)号：CN109302255A

公开(公告)日：2019-02-01

申请号：CN201811061657.3

申请日：2018-09-12

Applicant: 杭州和利时自动化有限公司

Inventor： 田璟哲 ,  李航

IPC: H04J3/06

Abstract: 本发明公开了SOE系统的FPGA接收到控制主站的校准信息，对所述校准信息进行提取和解析，获取第二时间信息；根据所述第二时间信息和第二参考信息进行计算，得到SOE系统校准信息；根据所述SOE系统校准信息进行时间同步控制。本方法采用SOE系统的FPGA并行处理的特点并且通过第二时间信息和第二参考信息进行计算得到SOE系统校准信息，达到时钟校准的目的，避免了串行运算造成的时间精准度差的缺点，实现了高实时性同步数据信息的要求。本申请还提供了一种时间同步控制装置、系统和计算机可读存储介质具有上述有益效果。