一种探测器数据采集系统架构及通讯方法

    公开(公告)号:CN110557285B

    公开(公告)日:2022-04-19

    申请号:CN201910826322.4

    申请日:2019-09-03

    Abstract: 本发明提供了一种探测器数据采集系统架构及通讯方法,涉及PET数据采集系统探测器级联和数据链路技术领域,系统构架包括多个与数据采集卡并联探测器模块组,每个模块组内的模块首尾串连,每个模块分为主控制器和从控制器;每个模块组的首个模块与数据采集卡和下级模块通讯;每个模块组的其他模块与上级主模块和下级从模块的通讯。通讯方法包括通讯接口自适应切换方法、模块地址设置和消息标识的方法、消息路由转发和处理的方法;每个模块上设有3个外部双向通讯接口;每个控制器对本片内部的其它功能单元提供主机和从机两个虚拟的内部双向通讯接口。可以解决现有探测器数据架构扩展不便、部件管理复杂、替换性差的问题。

    一种用于PET的时间校正方法

    公开(公告)号:CN111493915B

    公开(公告)日:2021-02-02

    申请号:CN202010310833.3

    申请日:2020-04-20

    Abstract: 本发明提供了一种用于PET的时间校正方法,涉及X射线计算机断层扫描成像技术领域,本发明使用柱源,柱源尺寸对应FOV能够覆盖两个及以上最小时间读出单元即可,先使用符合数据计算各探测器模块之间的时间偏差,得到其时间校正表,并代入原始数据对时间信息进行校正。在此基础上,再计算各像素之间的时间偏差,得到总的时间校正表。本发明时间校正方法不要求柱源尺寸太大,并可以降低由于放射源尺寸太大引起的散射问题。同时,在探测器或电子学之间存在时间偏差时,方法同样使用,且整环所有LOR都能校正,计算效率更高,迭代收敛更快,得到的时间精度更高。

    一种用于PET的时间校正方法

    公开(公告)号:CN111493915A

    公开(公告)日:2020-08-07

    申请号:CN202010310833.3

    申请日:2020-04-20

    Abstract: 本发明提供了一种用于PET的时间校正方法,涉及X射线计算机断层扫描成像技术领域,本发明使用柱源,柱源尺寸对应FOV能够覆盖两个及以上最小时间读出单元即可,先使用符合数据计算各探测器模块之间的时间偏差,得到其时间校正表,并代入原始数据对时间信息进行校正。在此基础上,再计算各像素之间的时间偏差,得到总的时间校正表。本发明时间校正方法不要求柱源尺寸太大,并可以降低由于放射源尺寸太大引起的散射问题。同时,在探测器或电子学之间存在时间偏差时,方法同样使用,且整环所有LOR都能校正,计算效率更高,迭代收敛更快,得到的时间精度更高。

    用于TOF-PET前沿甄别减少时间游走的电路和方法

    公开(公告)号:CN111221027A

    公开(公告)日:2020-06-02

    申请号:CN202010211068.X

    申请日:2020-03-24

    Abstract: 本发明提供了一种用于TOF-PET前沿甄别时间测量中减少时间游走的电路和方法,涉及TOF-PET系统信号处理技术领域,电路包括运算放大器,SiPM快信号输入运算放大器的同相输入端,运算放大器的输出端连接有高通滤波器。方法包括对SiPM快信号进行放大,并对放大后的信号进行高通滤波,交流耦合至下一级。本发明通过优化电路,将SiPM快信号进行高通滤波,将信号的低频部分进行滤除,使其信号的上升沿斜率更高,以此减少前沿甄别中,快信号幅度变化带来的时间游走的影响。同时在保证时间精度的前提下,快信号合并的通道数可以更多,从而减少系统总的后端时间测量电路的通道数,简化电路及后端处理,从而节约成本。

    可减少ADC通道且不丢失多击中事例的开关选择电路

    公开(公告)号:CN111208772A

    公开(公告)日:2020-05-29

    申请号:CN202010141997.8

    申请日:2020-03-04

    Abstract: 本发明提供了一种可减少ADC通道且不丢失多击中事例的开关选择电路,涉及探测器信号检测技术领域,包括探测器模块、SiPM快信号触发电路、延迟电路、高速选通器、模数转换器和FPGA,其中探测器至少每两个SiPM载板对应一个ADC通道,每一个ADC通道对应一个高速选通器。本发明通过控制高速数字选通器,切换各路探测器SiPM载板输出的能量信号分时进入ADC进行测量,从而减少所需要的ADC芯片信号通道数。另外通过选通器设计,避免相邻载板间的multi-hit事例的丢失。

    一种探测器数据采集系统架构及通讯方法

    公开(公告)号:CN110557285A

    公开(公告)日:2019-12-10

    申请号:CN201910826322.4

    申请日:2019-09-03

    Abstract: 本发明提供了一种探测器数据采集系统架构及通讯方法,涉及PET数据采集系统探测器级联和数据链路技术领域,系统构架包括多个与数据采集卡并联探测器模块组,每个模块组内的模块首尾串连,每个模块分为主控制器和从控制器;每个模块组的首个模块与数据采集卡和下级模块通讯;每个模块组的其他模块与上级主模块和下级从模块的通讯。通讯方法包括通讯接口自适应切换方法、模块地址设置和消息标识的方法、消息路由转发和处理的方法;每个模块上设有3个外部双向通讯接口;每个控制器对本片内部的其它功能单元提供主机和从机两个虚拟的内部双向通讯接口。可以解决现有探测器数据架构扩展不便、部件管理复杂、替换性差的问题。

    可减少ADC通道且不丢失多击中事例的开关选择电路

    公开(公告)号:CN211427116U

    公开(公告)日:2020-09-04

    申请号:CN202020249412.X

    申请日:2020-03-04

    Abstract: 本实用新型提供了一种可减少ADC通道且不丢失多击中事例的开关选择电路,涉及探测器信号检测技术领域,包括探测器模块、SiPM快信号触发电路、延迟电路、高速选通器、模数转换器和FPGA,其中探测器至少每两个SiPM载板对应一个ADC通道,每一个ADC通道对应一个高速选通器。本实用新型通过控制高速数字选通器,切换各路探测器SiPM载板输出的能量信号分时进入ADC进行测量,从而减少所需要的ADC芯片信号通道数。另外通过选通器设计,避免相邻载板间的multi-hit事例的丢失。(ESM)同样的发明创造已同日申请发明专利

Patent Agency Ranking