公开(公告)号：CN119031571A

公开(公告)日：2024-11-26

申请号：CN202410635697.3

申请日：2024-05-22

Applicant: 日东电工株式会社

Inventor： 田中智章 ,  高仓隼人 ,  笹冈良介

IPC: H05K1/02 ,  H05K3/00

Abstract: 布线电路基板(1)具备：第1绝缘层(12)；布线图案(13A)，其在厚度方向上配置于第1绝缘层(12)的一侧，该布线图案(13A)具有端子(131A)和与端子(131A)连接的布线(133A)；以及屏蔽图案(15A)，其在厚度方向上配置于第1绝缘层(12)的一侧，该屏蔽图案(15A)相对于布线(133A)的一部分隔开间隔地相邻。布线(133A)由第1导体层(M1)形成，屏蔽图案(15A)由第2导体层(M2)形成。

公开(公告)号：CN117461394A

公开(公告)日：2024-01-26

申请号：CN202280041269.7

申请日：2022-05-24

Applicant: 日东电工株式会社

Inventor： 高仓隼人 ,  柴田直树 ,  福井玲 ,  田中智章

IPC: H05K3/18 ,  H05K3/00

Abstract: 一种布线电路基板(1)的制造方法，其中，该布线电路基板(1)的制造方法包含：第1工序，在该第1工序中，在支承层(11)设定图案形成区域(A11)和开口形成区域(A12)；第2工序，在该第2工序中，至少在图案形成区域(A11)内，在支承层(11)之上形成基底绝缘层(12)；第3工序，在该第3工序中，通过电镀在图案形成区域(A11)内的基底绝缘层(12)之上形成导体图案(13)并且在开口形成区域(A12)内形成虚设图案(22)；以及第4工序，在该第4工序中，对开口形成区域(A12)内的支承层(11)的至少一部分进行蚀刻。