-
公开(公告)号：CN110728734A
公开(公告)日：2020-01-24
申请号：CN201910562145.3
申请日：2019-06-26
Applicant: 想象技术有限公司
Inventor： 卡斯珀·范本特姆
Abstract: 本发明描述了保守光栅化硬件，其包括硬件逻辑，所述硬件逻辑被布置成对图元的每个边缘以及对微图块中每个像素的两个拐角执行边缘测试计算。被使用的两个拐角是基于边缘的梯度选择的，一个拐角的边缘测试结果是内覆盖结果，另一拐角的边缘测试结果是该像素的外覆盖结果。通过在与门中组合所述像素和所述图元的每一个边缘的外覆盖结果，计算所述像素和所述图元的总外覆盖结果。以相似方式计算所述像素的总内覆盖结果。
-
公开(公告)号：CN110660069A
公开(公告)日：2020-01-07
申请号：CN201910562437.7
申请日：2019-06-26
Applicant: 想象技术有限公司
Inventor： 卡斯珀·范本特姆
Abstract: 描述了一种保守光栅化硬件，其包括硬件逻辑，所述硬件逻辑被布置成对图元的每个边缘和微瓦片中的每个像素的每个角执行边缘测试计算。对于特定像素和边缘，通过在OR门中组合所述像素的所述四个角和所述特定边缘的所述边缘测试结果来确定外部覆盖结果。对于特定像素和边缘，通过在AND门中组合所述像素的所述四个角和所述特定边缘的所述边缘测试结果来确定内部覆盖结果。通过在AND门中组合所述像素和所述图元的每个所述边缘的所述外部覆盖结果来计算所述像素和所述图元的整体外部覆盖结果。以类似的方式计算所述像素的所述整体内部覆盖结果。
-
公开(公告)号：CN110349074A
公开(公告)日：2019-10-18
申请号：CN201910267068.9
申请日：2019-04-03
Applicant: 想象技术有限公司
Inventor： 卡斯珀·范本特姆
IPC: G06T1/20
Abstract: 本申请涉及边缘和深度处理硬件。图形处理流水线包括被布置成执行边缘测试或深度计算的硬件布置。每个硬件布置包括微图块分量硬件元件、多个像素分量硬件元件、一个或更多个子采样分量硬件元件以及最终加法和比较单元。微图块分量硬件元件使用渲染空间中图块内微图块的坐标以及乘积之和来计算第一输出。每个像素分量硬件元件使用相对于微图块的原点定义的不同像素的坐标以及乘积之和来计算不同的第二输出。子采样分量硬件元件使用相对于像素的原点定义的子采样位置的坐标以及乘积之来计算第三输出。加法器对第一输出、第二输出和第三输出的不同组合进行求和，以生成相对于图块的原点定义的不同子采样位置的输出结果。
-
公开(公告)号：CN113096214B
公开(公告)日：2024-03-22
申请号：CN202011541680.X
申请日：2020-12-23
Applicant: 想象技术有限公司
Inventor： 卡斯珀·范本特姆
Abstract: 一种对线进行光栅化的方法包括确定所述线的起点和/或终点是否位于像素内的菱形测试区域内。如果所述终点不位于所述菱形测试区域内而所述起点位于所述菱形测试区域内，则将所述像素绘制为所述线的一部分。如果所述线的所述起点和所述终点均不位于其内，则确定所述线是否与多于一个延伸菱形边缘相交，如果是，则进一步确定(i)通过所述起点和所述终点的延伸线是否基本上垂直并且与所述菱形区域的右点接触；(ii)所述延伸线是否与所述菱形区域的底点接触；以及(iii)所述延伸线是否位于所述菱形区域的每个点的同一侧上。如果(i)、(ii)和(iii)中的任一项是肯定的，则将所述像素绘制为所述线的一部分。
-
公开(公告)号：CN112241251B
公开(公告)日：2022-07-26
申请号：CN202010645851.7
申请日：2020-07-07
Applicant: 想象技术有限公司
IPC: G06F7/575
Abstract: 公开了用于处理待相加在一起的至少三个浮点数的集合的加法器电路和相关联的方法。所述方法包括从所述至少三个数字中标识(606)具有相同符号的至少两个数字，即，均为正或均为负的至少两个数字。使用一个或多个相同符号浮点加法器(120、220a、320、420)将所标识的至少两个数字相加在一起(608)。相同符号浮点加法器包括被配置为将具有相同符号的浮点数相加在一起的电路，而不包括被配置为将具有不同符号的数字相加在一起的电路。
-
Patent Agency Ranking
公开(公告)号：CN110349074B
公开(公告)日：2022-07-22
申请号：CN201910267068.9
申请日：2019-04-03
Applicant: 想象技术有限公司
Inventor： 卡斯珀·范本特姆
IPC: G06T1/20
Abstract: 本申请涉及边缘和深度处理硬件。图形处理流水线包括被布置成执行边缘测试或深度计算的硬件布置。每个硬件布置包括微图块分量硬件元件、多个像素分量硬件元件、一个或更多个子采样分量硬件元件以及最终加法和比较单元。微图块分量硬件元件使用渲染空间中图块内微图块的坐标以及乘积之和来计算第一输出。每个像素分量硬件元件使用相对于微图块的原点定义的不同像素的坐标以及乘积之和来计算不同的第二输出。子采样分量硬件元件使用相对于像素的原点定义的子采样位置的坐标以及乘积之来计算第三输出。加法器对第一输出、第二输出和第三输出的不同组合进行求和，以生成相对于图块的原点定义的不同子采样位置的输出结果。
-
公开(公告)号：CN112241251A
公开(公告)日：2021-01-19
申请号：CN202010645851.7
申请日：2020-07-07
Applicant: 想象技术有限公司
IPC: G06F7/575
Abstract: 公开了用于处理待相加在一起的至少三个浮点数的集合的加法器电路和相关联的方法。所述方法包括从所述至少三个数字中标识(606)具有相同符号的至少两个数字，即，均为正或均为负的至少两个数字。使用一个或多个相同符号浮点加法器(120、220a、320、420)将所标识的至少两个数字相加在一起(608)。相同符号浮点加法器包括被配置为将具有相同符号的浮点数相加在一起的电路，而不包括被配置为将具有不同符号的数字相加在一起的电路。
-
公开(公告)号：CN110349244A
公开(公告)日：2019-10-18
申请号：CN201910260593.8
申请日：2019-04-02
Applicant: 想象技术有限公司
Inventor： 卡斯珀·范本特姆
Abstract: 本公开涉及具有动态调度的纹理过滤。描述了一种纹理过滤单元，其包括数据路径块和控制块。数据路径块包括一个或更多个并行计算流水线，每个流水线包含至少一个硬件逻辑部件，该硬件逻辑部件被配置成接收多个输入并生成输出值作为纹理过滤运算的一部分。控制块包括多个定序器和仲裁器。每个定序器执行微程序，该微程序将待由数据路径块中的一个或更多个流水线执行的运算的序列定义为纹理过滤运算的一部分，并且仲裁器基于预定义的优先级规则来控制定序器对数据路径中的一个或更多个流水线的访问。
-
公开(公告)号：CN110349244B
公开(公告)日：2022-08-16
申请号：CN201910260593.8
申请日：2019-04-02
Applicant: 想象技术有限公司
Inventor： 卡斯珀·范本特姆
Abstract: 本公开涉及具有动态调度的纹理过滤。描述了一种纹理过滤单元，其包括数据路径块和控制块。数据路径块包括一个或更多个并行计算流水线，每个流水线包含至少一个硬件逻辑部件，该硬件逻辑部件被配置成接收多个输入并生成输出值作为纹理过滤运算的一部分。控制块包括多个定序器和仲裁器。每个定序器执行微程序，该微程序将待由数据路径块中的一个或更多个流水线执行的运算的序列定义为纹理过滤运算的一部分，并且仲裁器基于预定义的优先级规则来控制定序器对数据路径中的一个或更多个流水线的访问。
-
公开(公告)号：CN110728734B
公开(公告)日：2022-07-15
申请号：CN201910562145.3
申请日：2019-06-26
Applicant: 想象技术有限公司
Inventor： 卡斯珀·范本特姆
Abstract: 本发明描述了保守光栅化硬件，其包括硬件逻辑，所述硬件逻辑被布置成对图元的每个边缘以及对微图块中每个像素的两个拐角执行边缘测试计算。被使用的两个拐角是基于边缘的梯度选择的，一个拐角的边缘测试结果是内覆盖结果，另一拐角的边缘测试结果是该像素的外覆盖结果。通过在与门中组合所述像素和所述图元的每一个边缘的外覆盖结果，计算所述像素和所述图元的总外覆盖结果。以相似方式计算所述像素的总内覆盖结果。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.069 seconds)
