-
公开(公告)号：CN107689931B
公开(公告)日：2021-05-14
申请号：CN201710887984.3
申请日：2017-09-27
Applicant: 广州海格通信集团股份有限公司
IPC: H04L12/931 , H04L12/933
Abstract: 本发明公开了一种基于国产FPGA的实现以太网交换功能系统及方法，系统包括依次连接的网口物理层模块、现场可编程逻辑FPGA器件、微处理器和外置SRAM存储器；其中，所述网口物理层模块用于连接网口和处理网口物理层的数据，并将数据传输至所述现场可编程逻辑FPGA器件；所述现场可编程逻辑FPGA器件用于完成网口MAC的缓冲及网络包的二层/三层转发处理过程；所述微处理器用于实现对FPGA内部寄存器空间的配置和状态查询功能，并可对以太网数据包进行处理；所述外置SRAM存储器用于用于临时存储转发的网络包。本发明通过软件配置FPGA的相应寄存器即可实现以太网交换的设置，并提供了CPU软件处理以太网数据的接口，可方便灵活地支持常用以太网交换的业务处理。
-
Patent Agency Ranking
公开(公告)号：CN105843759A
公开(公告)日：2016-08-10
申请号：CN201610157480.1
申请日：2016-03-17
Applicant: 广州海格通信集团股份有限公司
CPC classification number: G06F13/385 , G06F13/4072 , G06F2213/0002
Abstract: 本发明公开了一种基于HDLC的多串口通信方法，包括嵌入式系统设备，嵌入式系统设备包括CPU和FPGA，CPU接收HDLC数据的步骤为：FPGA从某个串口接收HDLC数据后，在接收的HDLC数据上加上4个字节头：第一个字节为标记串口号；第二个字节和第三个字节为根据CRC算法原理计算得到的补偿字节；第4个字节为0；发送所述数据到CPU；CPU接收到数据后，去除4个字节头，并记录串口号；对接收的数据进行丢弃或者进一步处理操作。本发明利用FPGA的可编程性，可灵活改变接口个数，扩充缓存空间，设置速率范围；采用特定头部字节来区分不同的串口来源；通过对加上字节头使HDLC数据不用重新计算CRC，保证了数据的完整性。
-
公开(公告)号：CN106170011B
公开(公告)日：2019-07-05
申请号：CN201610437331.0
申请日：2016-06-16
Applicant: 广州海格通信集团股份有限公司
Abstract: 本发明公开了多模式E1接口业务处理的系统及方法，所述系统包括现场可编程门阵列FPGA、微处理器CPU和E1接口前端硬件电路，所述现场可编程门阵列FPGA包括多模式E1接口的FPGA基本处理单元和自定义总线适配单元，所述多模式E1接口的FPGA基本处理单元包括E1接口帧处理子单元和多模式E1主控处理子单元，所述E1接口帧处理子单元与E1接口前端硬件电路相连，所述多模式E1主控处理子单元分别与E1接口帧处理子单元、微处理器CPU相连。本发明在FPGA内实现了对多模式E1接口数据链路层的抽象层处理，使得后续CPU部分的设计不用考虑E1接口的具体模式，而是针对具体类别的业务应用进行处理。
-
公开(公告)号：CN106170011A
公开(公告)日：2016-11-30
申请号：CN201610437331.0
申请日：2016-06-16
Applicant: 广州海格通信集团股份有限公司
CPC classification number: H04L67/2823 , H04L5/0078 , H04L67/2828
Abstract: 本发明公开了多模式E1接口业务处理的系统及方法，所述系统包括现场可编程门阵列FPGA、微处理器CPU和E1接口前端硬件电路，所述现场可编程门阵列FPGA包括多模式E1接口的FPGA基本处理单元和自定义总线适配单元，所述多模式E1接口的FPGA基本处理单元包括E1接口帧处理子单元和多模式E1主控处理子单元，所述E1接口帧处理子单元与E1接口前端硬件电路相连，所述多模式E1主控处理子单元分别与E1接口帧处理子单元、微处理器CPU相连。本发明在FPGA内实现了对多模式E1接口数据链路层的抽象层处理，使得后续CPU部分的设计不用考虑E1接口的具体模式，而是针对具体类别的业务应用进行处理。
-
公开(公告)号：CN105843759B
公开(公告)日：2018-11-20
申请号：CN201610157480.1
申请日：2016-03-17
Applicant: 广州海格通信集团股份有限公司
Abstract: 本发明公开了一种基于HDLC的多串口通信方法，包括嵌入式系统设备，嵌入式系统设备包括CPU和FPGA，CPU接收HDLC数据的步骤为：FPGA从某个串口接收HDLC数据后，在接收的HDLC数据上加上4个字节头：第一个字节为标记串口号；第二个字节和第三个字节为根据CRC算法原理计算得到的补偿字节；第4个字节为0；发送所述数据到CPU；CPU接收到数据后，去除4个字节头，并记录串口号；对接收的数据进行丢弃或者进一步处理操作。本发明利用FPGA的可编程性，可灵活改变接口个数，扩充缓存空间，设置速率范围；采用特定头部字节来区分不同的串口来源；通过对加上字节头使HDLC数据不用重新计算CRC，保证了数据的完整性。
-
公开(公告)号：CN107689931A
公开(公告)日：2018-02-13
申请号：CN201710887984.3
申请日：2017-09-27
Applicant: 广州海格通信集团股份有限公司
IPC: H04L12/931 , H04L12/933
CPC classification number: H04L49/351 , H04L49/10 , H04L49/40
Abstract: 本发明公开了一种基于国产FPGA的实现以太网交换功能系统及方法，系统包括依次连接的网口物理层模块、现场可编程逻辑FPGA器件、微处理器和外置SRAM存储器；其中，所述网口物理层模块用于连接网口和处理网口物理层的数据，并将数据传输至所述现场可编程逻辑FPGA器件；所述现场可编程逻辑FPGA器件用于完成网口MAC的缓冲及网络包的二层/三层转发处理过程；所述微处理器用于实现对FPGA内部寄存器空间的配置和状态查询功能，并可对以太网数据包进行处理；所述外置SRAM存储器用于用于临时存储转发的网络包。本发明通过软件配置FPGA的相应寄存器即可实现以太网交换的设置，并提供了CPU软件处理以太网数据的接口，可方便灵活地支持常用以太网交换的业务处理。
-
-
-
-
-
Search Results
6
records
(took 0.033 seconds)
