一种基于FPGA的AI芯片神经网络加速方法

    公开(公告)号:CN113392973B

    公开(公告)日:2023-01-13

    申请号:CN202110709462.0

    申请日:2021-06-25

    IPC分类号: G06N3/08 G06N3/04

    摘要: 本发明公开了一种基于FPGA的AI芯片神经网络加速方法,在训练YOLO网络时进行量化训练,将神经网络的浮点算法转换为定点,大大减少内存的占用,提升计算速度及带宽,达到降低功耗的效;采用HLS开发方式基于Darknet框架快速生成YOLO卷积神经网络加速器IP核,同时对卷积计算进行了变换,大大减少了计算量级;卷积计算消耗的乘法器资源大大减少,同时在保证高精度的基础上,FPGA的硬件资源利用率大大提高,大幅度降低了计算产生的功耗。