公开(公告)号：CN118069547A

公开(公告)日：2024-05-24

申请号：CN202211483297.2

申请日：2022-11-24

申请人： 平头哥(上海)半导体技术有限公司

发明人： 陈洁君 ,  李云 ,  杜汉平 ,  张淼 ,  涂家铭

IPC分类号： G06F12/0811

摘要： 本申请揭露一种末级高速缓存，包括数据存储器、压缩单元、元数据缓存、标记存储器、缺失锁定信息存储器及命中测试单元。数据存储器包括多条高速缓存线。压缩单元用来进行压缩处理。元数据缓存用来储存对应到所述多个请求的元数据。标记存储器用来储存多个标记信息、多个压缩指示信息及多个压缩长度格式信息。缺失锁定信息存储器用来储存对应多条高速缓存线的多个缺失锁定信息，各缺失锁定信息用来指示对应各高速缓存线是否处于锁定状态。依据标记信息域，命中测试单元判定是否命中多条高速缓存线，以及根据请求的宽度、请求对应到第一内存空间或第二内存空间及多个压缩长度格式信息，命中测试单元判定多条高速缓存线为缓存假命中或缓存假缺失。

公开(公告)号：CN118193412A

公开(公告)日：2024-06-14

申请号：CN202211596126.0

申请日：2022-12-12

申请人： 平头哥(上海)半导体技术有限公司

发明人： 涂家铭 ,  李云 ,  焦阳 ,  陈洁君

IPC分类号： G06F12/06 ,  G06F12/0877

摘要： 本申请公开一种末级高速缓存，包括数据存储器、内存接口单元、记录存储器及参数存储器。数据存储器包括多条高速缓存线。当末级高速缓存执行热迁移操作时，内存接口单元接收高速缓存线中的多笔被更新的数据，以及写入被更新的数据到内存，各笔被更新的数据的宽度为与各条高速缓存线的宽度相同。记录存储器储存对应被更新的数据的多个地址，以及传送多个写入请求到内存接口单元，写入请求包括多个地址。参数存储器储存关联于热迁移操作的多个参数。根据写入请求，内存接口单元写入地址到内存记录缓冲器；当内存记录缓冲器的容量已满时，末级高速缓存传送中断指示信息到软件；以及软件读取内存记录缓冲器中的地址及内存中的被更新的数据。

公开(公告)号：CN118944672A

公开(公告)日：2024-11-12

申请号：CN202310521921.1

申请日：2023-05-09

申请人： 平头哥(上海)半导体技术有限公司

发明人： 张淼 ,  陈洁君 ,  杜汉平 ,  涂家铭 ,  周金元

IPC分类号： H03M7/30

摘要： 本申请实施例提供了一种数据压缩单元、数据解压单元、处理器和相关方法，该数据压缩单元包括：掩码子单元，用于根据多个压缩方案分别将待压缩数据切分为多个数据组，并根据数据组包括的数据值生成相对应压缩方案的位掩码，其中，根据不同的压缩方案切分出的数据组的位数不同，位掩码用于指示待压缩数据组；压缩子单元，用于根据压缩方案的位掩码，生成该压缩方案对应的压缩后数据，其中，压缩后数据包括对应的压缩方案的位掩码、及根据对应的压缩方案切分出的除待压缩数据组之外的数据组；筛选子单元，用于根据各压缩方案对应的压缩后数据，确定对应于所述待压缩数据的目标压缩后数据。本方案能够提高处理器访问主存储器的速度。

公开(公告)号：CN117785737A

公开(公告)日：2024-03-29

申请号：CN202211149739.X

申请日：2022-09-21

申请人： 平头哥(上海)半导体技术有限公司

发明人： 陈洁君 ,  李云 ,  涂家铭 ,  王灿 ,  杜汉平

IPC分类号： G06F12/084 ,  G06F12/0862

摘要： 本申请揭露一种末级高速缓存，包括数据存储器、标记存储器、缺失锁定信息存储器、命中测试单元及缺失状态处理寄存器。数据存储器包括多条高速缓存线，其中各高速缓存线包括高位分区及低位分区。标记存储器用来储存多个标记信息及多个分区有效信息。缺失锁定信息存储器用来储存对应多条高速缓存线的缺失锁定信息。依据标记信息域及分区信息域，命中测试单元判定是否命中高位分区或低位分区。若第一请求与第二请求具有相同的标记信息域及分区信息域，且当命中测试单元判定第一请求为缓存缺失，及判定第二请求为缓存缺失下命中时，缺失状态处理寄存器根据第一请求及第二请求进入末级高速缓存的时间序，以链表的格式来暂存第一请求及第二请求。

公开(公告)号：CN117234664A

公开(公告)日：2023-12-15

申请号：CN202311204683.8

申请日：2023-09-18

申请人： 平头哥(上海)半导体技术有限公司

发明人： 陈洁君 ,  金哲宾 ,  涂家铭

IPC分类号： G06F9/455 ,  G06F12/0893 ,  G06F12/02

摘要： 本发明提供一种片上存储装置，包括内存模块、终极缓存，其中，终极缓存配置有一个备用内存接口模块，所述备用内存接口配置有：地址过滤模块，用于收集其所在备用内存接口对应的终极缓存对所述内存模块行写操作的地址以获得地址对应的数据页，并对相同数据页进行合并过滤后获得所述内存模块中被该终极缓存进行写操作的脏页；比特位图模块，用于记录根据所述地址过滤模块获得的所述内存模块中的脏页，其包括多个比特位，每个比特位用于记录所述内存模块中的一个数据页是否为脏页，不同比特位用于记录所述内存模块中不同的数据页是否为脏页。本发明中数据页较小，不仅易于维护，且能降低热迁移过程中CPU的解析负担，提高热迁移的性能。