-
公开(公告)号：CN111274183A
公开(公告)日：2020-06-12
申请号：CN202010106764.4
申请日：2020-02-21
申请人： 山东超越数控电子股份有限公司
摘要： 针对当前通信系统、雷达系统、通用计算机系统、存储系统等领域中常用的高速协议接口不够统一的情形，本发明提供了一种多路高速协议接口动态可重构系统及实现方法，主要解决同一接口可被配置成多种高速协议接口的问题。其包括重构控制模块、高速协议接口动态可重构模块、非易失存储器和系统主机，其中：重构控制模块，接收远程或本地的重构命令，读取与重构命令对应的配置文件，再传输给高速协议接口动态可重构模块；高速协议接口动态可重构模块，收到重构控制模块发送的配置文件，完成自身的重构工作，重新配置高速接口的协议类型；非易失存储器，用于缓存重构之前的中间状态的重要数据；系统主机，通过高速接口与高速协议接口动态可重构模块连接。
-
公开(公告)号：CN110377873A
公开(公告)日：2019-10-25
申请号：CN201910741117.8
申请日：2019-08-12
申请人： 山东超越数控电子股份有限公司
摘要： 本发明公开了一种基于FFT的信号谱线分析方法与装置，包括：将原始信号加窗截断并执行FFT，获得频率谱、幅度谱、和相位谱；执行多谱线插值，确定多谱线频率和多谱线幅度；确定是否需要进行谱线修正和修正方向；当确定为需要进行谱线修正时，通过多谱线幅度计算修正因子，并使用修正因子、多谱线频率和多谱线幅度修正频率谱、幅度谱、和相位谱并作为分析结果输出；当确定为不需要进行谱线修正时，直接将频率谱、幅度谱、和相位谱作为分析结果输出。本发明的技术方案能够使用FFT分析并修正不同信号谱线或不同类型的信号谱线，通过可参数化配置的计算手段消除频谱泄露和栅栏效应的影响，降低误差并提高精度，且易于在FPGA上实施。
-
公开(公告)号：CN110049331A
公开(公告)日：2019-07-23
申请号：CN201910222688.0
申请日：2019-03-22
申请人： 山东超越数控电子股份有限公司
IPC分类号： H04N19/42 , H04N21/4402
摘要： 本发明提供一种DVI解串系统，方法，设备及存储介质时钟差分转单端单元接收DVI时钟信号，信号差分转单端单元接收DVI数据信号；时钟差分转单端单元将接收的时钟信号进行转换成单端时钟信号，传送给PLL单元；PLL单元对单端时钟信号进行倍频处理，得到倍频时钟信号，传送给DDR单元；信号差分转单端单元接收差分信号，将差分信号转为单端信号，传送给可调延时单元；利用差分信号的抗干扰特性，保证了高速视频的传输。对DVI视频信号进行处理，调整时钟信号与数据信号间的相位关系，保证时钟位于数据的正中位置，DDR单元基于倍频时钟信号和调整后的数据信号进行解串处理，并输出，有效的数据解串是保证高速视频传输。
-
公开(公告)号：CN112256704A
公开(公告)日：2021-01-22
申请号：CN202011148959.1
申请日：2020-10-23
申请人： 山东超越数控电子股份有限公司
IPC分类号： G06F16/22 , G06F16/2455 , G06F16/27
摘要： 本发明提出了一种快速join方法、存储介质及计算机，所述方法包括：按预设规则对小表中的待查询数据进行特征提取；以提取的所述特征作为寻址的一部分构造哈希空间，并将具有相同特征的小表存储在同一哈希空间中；按所述预设规则对大表中的待查询数据进行特征提取，以根据由大表获得的特征并行的访问对应的哈希空间；将具有相同的待查询数据的大表与小表进行数据合并。本发明一方面，将待查询数据的一部分用作构建小表的存储空间，使得在对小表寻址的过程中即完成了数据的初步对比，其可以大大缩小数据的对比范围；另一方面，本发明方法更适合于并发式处理，能够充分发挥处理模块的并行处理能力，从而实现快速join。
-
-
公开(公告)号：CN110906984A
公开(公告)日：2020-03-24
申请号：CN201911233735.8
申请日：2019-12-05
申请人： 山东超越数控电子股份有限公司
IPC分类号： G01D21/02 , G05B19/042 , G08C19/00
摘要： 本发明提供了一种基于国产化平台的信号采集与网络传输系统，实现对电路板健康信息的采集及远程传输。一种基于国产化平台的信号采集与网络传输系统，包括HC32单片机、电压电流采集模块、电源模块、第一温度传感器、第二温度传感器和网络芯片，HC32单片机带有ADC模块，电压电流采集模块、第一温度传感器、第二温度传感器、网络芯片均和HC32单片机连接。
-
公开(公告)号：CN109104379A
公开(公告)日：2018-12-28
申请号：CN201810686378.X
申请日：2018-06-28
申请人： 山东超越数控电子股份有限公司
IPC分类号： H04L12/823 , H04L12/861 , H04L1/00 , H04L29/06
摘要： 本发明涉及一种避免UDP协议丢包的电路结构及方法，包括FPGA模块，前置以太网接口模块，后置以太网接口模块以及DDR3缓存模块；FPGA模块内的UPD协议编码模块通过后置以太网接口模块连接到CPU端；FPGA模块内的UDP协议解析模块通过前置以太网接口模块连接到网络数据端；FGPA模块内的DDR3控制器接口连接到DDR3缓存模块。
-
公开(公告)号：CN112153054A
公开(公告)日：2020-12-29
申请号：CN202011024544.3
申请日：2020-09-25
申请人： 山东超越数控电子股份有限公司
摘要： 一种任意字节长度拼接缓存的实现方法，包括：根据拼接缓存中的读指针和写指针判断拼接缓存的状态；响应于拼接缓存的状态为可写，提取输入数据中的有效数据，并将该有效数据存入拼接缓存；响应于拼接缓存的状态为可读，将拼接缓存中的数据读出并输出。本发明还公开了一种任意字节长度拼接缓存的实现系统。本发明所公开的任意字节长度拼接缓存的实现方法和系统，有效解决了因传输协议位宽转换以及数据较小时导致的无效数据占位影响数据处理性能的问题。
-
公开(公告)号：CN110781045A
公开(公告)日：2020-02-11
申请号：CN201911015215.X
申请日：2019-10-24
申请人： 山东超越数控电子股份有限公司
IPC分类号： G06F11/22
摘要： 本发明公开了一种基于FPGA的CPU IO中断性能测试装置，所述装置包括串口命令解析单元，中断源控制单元，中断源发生单元以及中断性能计算单元，其中：串口命令解析单元负责解析CPU IO中断性能测试指令；中断源控制单元用于根据寄存器数值，控制中断源的发生次数与脉冲长度、宽度；中断源发生单元用于产生中断脉冲；中断性能计算单元用于接收CPU IO中断响应，并计算当前响应性能。本发明测试装置电路设计精巧，技术先进，使用方便简单，应用前景广阔，实现了对IO中断性能的高精度测试。
-
公开(公告)号：CN110597689A
公开(公告)日：2019-12-20
申请号：CN201910868952.8
申请日：2019-09-16
申请人： 山东超越数控电子股份有限公司
摘要： 本发明公开了一种基于ZYNQ的健康管理平台的实现方法及系统，属于服务器的健康管理设计领域，本发明要解决的技术问题为健康管理平台出现的数据延迟大、安全隐患高，采用的技术方案为：①该方法具体如下：S1、位于同一主板或同一机箱内的服务器和健康管理平台之间通过HDMI/DVI视频接口、USB接口、I2C接口和LPC接口连接，健康管理平台内嵌入ZYNQ芯片；S2、嵌入ZYNQ芯片的健康管理平台对外的接口为千兆以太网，用户机通过网口访问IPMI界面或访问HDMI/DVI视频接口的显示界面。②该系统包括服务器、嵌入ZYNQ芯片的健康管理平台和用户机，服务器和健康管理平台位于同一主板或同一机箱内且服务器和健康管理平台之间通过HDMI/DVI视频接口、USB接口、I2C接口和LPC接口连接。
-
-
-
-
-
-
-
-
-
搜索结果
29 条记录 (耗时 0.037 秒)
