编码器和解码器
    2.
    发明公开

    公开(公告)号:CN1841548A

    公开(公告)日:2006-10-04

    申请号:CN200510104008.3

    申请日:2005-09-12

    Abstract: 编码器和解码器。编码器包括:编码比特串生成单元,通过对输入比特串进行扰码而生成多个编码比特串;直流分量估计单元,在逐一或每m位地移位的同时在编码比特串生成单元生成的比特串中选择具有预定宽度的比特串,其中m为正整数,并估计所选择的各个比特串中的直流分量;以及比特串提取单元,根据直流分量估计单元的估计结果,从编码比特串中提取直流分量被抑制的比特串。

    信号解码电路
    3.
    发明授权

    公开(公告)号:CN100344067C

    公开(公告)日:2007-10-17

    申请号:CN01143388.4

    申请日:2001-12-21

    CPC classification number: G11B20/10009

    Abstract: 本发明提供信息记录和再现设备,方法及信号解码电路。在最大后验概率解码(MAP解码)中,噪声相关性算术运算器84依据训练,计算先前和未来状态的、依赖于前N位和后Q位的输入信号模式的噪声相关性和噪声偏差,并保存所述噪声相关性和噪声偏差。当再现时,在白噪声算术运算器91中,通过利用存储的噪声相关性和噪声偏差,得到其中有色噪声被转换成白噪声的先前和未来状态的白噪声值。在输入信号算术运算器92中,根据先前和未来状态的白噪声值及偏差,计算MAP解码的输入信号(信道信息)∧C(yk|skm)。根据该输入信号,得到MAP解码中的似然。

    信息记录和再现设备、方法以及信号解码电路

    公开(公告)号:CN1391220A

    公开(公告)日:2003-01-15

    申请号:CN01143388.4

    申请日:2001-12-21

    CPC classification number: G11B20/10009

    Abstract: 本发明提供信息记录和再现设备,方法及信号解码电路。在最大后验概率解码(MAP解码)中,噪声相关性算术运算器84依据训练,计算先前和未来状态的、依赖于前N位和后Q位的输入信号模式的噪声相关性和噪声偏差,并保存所述噪声相关性和噪声偏差。当再现时,在白噪声算术运算器91中,通过利用存储的噪声相关性和噪声偏差,得到其中有色噪声被转换成白噪声的先前和未来状态的白噪声值。在输入信号算术运算器92中,根据先前和未来状态的白噪声值及偏差,计算MAP解码的输入信号(信道信息)∧c(yk|skm)。根据该输入信号,得到MAP解码中的似然。

    纠错装置
    6.
    发明授权

    公开(公告)号:CN101047388B

    公开(公告)日:2010-07-14

    申请号:CN200610153814.4

    申请日:2006-09-12

    Abstract: 本发明涉及一种纠错装置。根据各包含至少2t+1个符号作为奇偶校验串的多个数据串中的第一数据串计算得到一组纠正因子;根据所述一组纠正因子得到错误位置多项式的系数;通过使用错误位置多项式的系数判断纠正是否成功,如果判断纠正失败,则对第二数据串执行同样的计算。反之,如果判断纠正成功,则利用前述组的纠正因子和错误位置多项式的系数对所述第一数据串进行纠错。

    纠错装置、编码器、解码器、方法以及信息存储装置

    公开(公告)号:CN101064162A

    公开(公告)日:2007-10-31

    申请号:CN200610142795.5

    申请日:2006-10-31

    Abstract: 本发明提供了纠错装置、编码器、解码器、方法以及信息存储装置。编码器把扇区数据相邻地连接至在里德所罗门编码中生成的第一RS奇偶校验的数据分成多个块,并使各块经受循环汉明编码,以生成汉明奇偶校验。随后,使把汉明奇偶校验排列成一行的数据经受里德所罗门编码,以生成第二RS奇偶校验,并且输出第一RS奇偶校验和第二RS奇偶校验相邻地连接至扇区数据的编码数据。解码器把扇区数据和第一RS奇偶校验分成n块和循环汉明编码,排列其奇偶校验,利用第二RS奇偶校验通过里德所罗门解码来修正奇偶校验中的误码,接着,通过循环汉明解码修正块中的1比特误码,并且还利用第一RS奇偶校验通过里德所罗门解码修正2个或更多比特的误码。

    编码器和解码器
    10.
    发明授权

    公开(公告)号:CN100382143C

    公开(公告)日:2008-04-16

    申请号:CN200610073336.6

    申请日:2006-03-31

    Abstract: 编码器和解码器。编码位串生成单元生成通过对输入位串进行加扰而进行了编码的位串。直流分量评估单元在逐位地移动多个位的同时,在由编码位串生成单元生成的位串中选择具有预定宽度的位串,并对所选择的位串中的直流分量进行评估。位串提取单元根据直流分量评估单元的评估结果,提取抑制了直流分量的位串。

Patent Agency Ranking