-
公开(公告)号：CN105960103B
公开(公告)日：2018-11-20
申请号：CN201610554540.3
申请日：2016-07-14
Applicant: 安捷利电子科技(苏州)有限公司
IPC: H05K3/12
Abstract: 本发明公开了一种PCB埋入式线路的制造方法，首先，构造表面带有下凹的预设线路图形的母板；然后，构造表面具有线路图形凸起的图形转移子板；接着通过滚压的方式，利用图形转移子板和紫外固化光学胶在线路板基片上构造线路载体，使线路板载体上得到线路图形凹槽；再在线路图形凹槽的内表面制作一层导电种子层；最后在线路图形凹槽的导电种子层上进行镀铜，镀铜过程产生的铜层将所述线路图形凹槽填满，从而得到埋入线路载体的埋入式线路。本发明的PCB埋入式线路的制造方法，制成的埋入式线路能够具有得到更高的H/W值（>1）的同时又可以具有很小的线宽和线距（线宽和线距的最小值均可达2µm），从而有利于显著地提高印刷线路板的集成密度和稳定性。
-
公开(公告)号：CN105392302B
公开(公告)日：2018-10-12
申请号：CN201510823192.0
申请日：2015-11-24
Applicant: 安捷利电子科技(苏州)有限公司
IPC: H05K3/32
Abstract: 本发明提供一种埋容电路板的制备方法，包括以下步骤：1）在支撑材料的两侧侧面上涂覆一层介电材料，并烘干固化，得到复合材料；2）在所述复合材料两侧的介电材料的外层贴上干膜，并进行曝光后显影；3）在显影后露出的介电材料上依次进行沉铜和电镀铜后，再撕除干膜，即得到具有电容的复合板；4）将所述复合板的两侧通过压合方式叠加半固化片和铜箔后，即可得到所述的埋容电路板。本发明采用加成电镀法制作埋容电路板，为埋容电路板提供了一种全新的制造思路，采用本发明的制备方法制作得到埋容电路板具有力学强度优异，介电材料层不易被高压击穿和短路，使用更加可靠。
-
公开(公告)号：CN104159396A
公开(公告)日：2014-11-19
申请号：CN201410425401.1
申请日：2014-08-26
Applicant: 安捷利电子科技(苏州)有限公司
Inventor： 崔成强
CPC classification number: H05K3/46 , H05K1/036 , H05K3/0035 , H05K2203/0191 , H05K2203/0384 , H05K2203/0514
Abstract: 本发明提供一种新型的封装基板的制作方法，通过在第一耐燃材料板上粘贴第一感光干膜，然后将第一感光干膜曝光显影并在此时的第一耐燃材料板上粘合P片基材，在P片基材上粘贴第二耐燃材料板，再进行开槽。本发明还提供一种新型的封装基板。第一感光干膜曝光显影后处于第一耐燃材料与P片基材之间，所以第一耐燃材料与P片基材之间没有胶粘，从而能采用激光切割，提高开槽速度，并且去除废料方便快捷，提高生产效率。
-
公开(公告)号：CN105960103A
公开(公告)日：2016-09-21
申请号：CN201610554540.3
申请日：2016-07-14
Applicant: 安捷利电子科技(苏州)有限公司
IPC: H05K3/12
CPC classification number: H05K3/125 , H05K3/1258 , H05K2203/013 , H05K2203/052
Abstract: 本发明公开了一种PCB埋入式线路的制造方法，首先，构造表面带有下凹的预设线路图形的母板；然后，构造表面具有线路图形凸起的图形转移子板；接着通过滚压的方式，利用图形转移子板和紫外固化光学胶在线路板基片上构造线路载体，使线路板载体上得到线路图形凹槽；再在线路图形凹槽的内表面制作一层导电种子层；最后在线路图形凹槽的导电种子层上进行镀铜，镀铜过程产生的铜层将所述线路图形凹槽填满，从而得到埋入线路载体的埋入式线路。本发明的PCB埋入式线路的制造方法，制成的埋入式线路能够具有得到更高的H/W值（>1）的同时又可以具有很小的线宽和线距（线宽和线距的最小值均可达2 µm），从而有利于显著地提高印刷线路板的集成密度和稳定性。
-
公开(公告)号：CN104768336B
公开(公告)日：2016-08-31
申请号：CN201410775664.5
申请日：2014-12-17
Applicant: 安捷利电子科技(苏州)有限公司
IPC: H05K3/40
Abstract: 本发明一种层间互连工艺属于电路板制造领域，其具体工艺步骤可简述为：①．选用基材；②．感光材料的贴附；③．曝光、显影；④．电镀；⑤．去除感光材料；⑥．胶层贴附；⑦．层间对位贴合；⑧．压合并完成层间互连。本发明在保证一定的产品优良率的基础下，通过简化现有技术层间互连的工艺步骤，降低了多层互连电路板的和生产难度与生产成本。传统的工艺方式为通过PTH实现层间互连后再加工线路，本工艺方法为先完成线路制作，后实现层间导通；其优势在于避免因镀铜面铜厚度不均导致蚀刻线路不良。
-
Patent Agency Ranking
公开(公告)号：CN105611729A
公开(公告)日：2016-05-25
申请号：CN201610135729.9
申请日：2016-03-10
Applicant: 安捷利电子科技(苏州)有限公司
IPC: H05K1/14
Abstract: 本发明公开了一种印制电路板，包括PCB母板，其特征在于：在所述PCB母板上安装有FPC子板，所述FPC子板和所述PCB母板通过导电凸包与对应的接触线路的相互接触，以使所述FPC子板和所述PCB母板二者形成导电通路。所述导电凸包所在面的背面固定有硬质薄片，所述导电凸包的凸起高度为30～300μm，所述导电凸包的直径为φ50～φ800μm。在本发明中，可以对FPC子板与PCB母板方便、快速地进行重复拆卸，适合批量化生产，有利于降低生产成本和后期维修成本；而且，本发明可充分利用PCB板的布线面积，有利于轻薄化设计，符合科技潮流。
-
公开(公告)号：CN105127056A
公开(公告)日：2015-12-09
申请号：CN201510712361.3
申请日：2015-10-28
Applicant: 安捷利电子科技(苏州)有限公司
Abstract: 本发明提供一种小型涂布装置，包括放置基材的涂布平台和在所述基材表面进行涂膜的涂布单元，所述涂布单元整体可前后移动地设置在所述涂布平台上，所述涂布单元包括前后间隔设置的第一涂布部件和第二涂布部件及容纳膜液的膜液槽，所述第一涂布部件设置在所述膜液槽的下方开口上，所述第二涂布部件设置在所述第一涂布部件的后侧，所述膜液经所述第一涂布部件涂布后在所述基材上的涂膜厚度大于经所述第二涂布部件涂布后在所述基材上的涂膜厚度。本发明的小型涂布装置结构设计巧妙，通过第一涂布部件和第二涂布部件对膜料进行两次涂布和压平，解决了大片材料基材上涂布不均匀的问题，有效地提升了涂布效果，尤其适合于实验室使用。
-
公开(公告)号：CN104152879A
公开(公告)日：2014-11-19
申请号：CN201410424188.2
申请日：2014-08-26
Applicant: 安捷利电子科技(苏州)有限公司
Inventor： 崔成强
IPC: C23C18/36
Abstract: 本发明提供镀有阻性材料的铜箔的制造方法，对铜箔的非镀面设置保护层，对铜箔进行前处理，最后通过化学镀镀上阻抗材料层。通过在非镀面贴上感光干膜或微粘膜，或者镀上作为保护层的阻抗材料，能够对非镀面进行保护，从而使后续的工艺过程不会发生误差，使非镀面的后续加工质量更好。对镀面进行前处理能够使镀面进行化学镀时，镀层质量更好。采用化学镀镀上阻抗材料层，工艺操作方便，并且镀层均匀、稳定，技术条件要求较为简单，成本较低。
-
公开(公告)号：CN104159405B
公开(公告)日：2017-06-30
申请号：CN201410424190.X
申请日：2014-08-26
Applicant: 安捷利电子科技(苏州)有限公司
Inventor： 崔成强
IPC: H05K3/00
Abstract: 本发明涉及电路板领域，本发明公开了一种低成本钻孔电路板的制作方法，其包括以下步骤：S1、将若干块尺寸相同的介电板整齐堆叠固定；S2、在预定位置对堆叠固定的介电板进行整体钻孔；S3、对所述介电板进行粗化处理；S4、对所述介电板进行金属化处理；S5、在所述介电板表面制作图形电路层。使用本方法生产电路板效率大幅提升，同时降低了生产成本。
-
公开(公告)号：CN103596360B
公开(公告)日：2016-05-18
申请号：CN201210290819.7
申请日：2012-08-16
Applicant: 安捷利电子科技(苏州)有限公司
Inventor： 崔成强
Abstract: 本发明柔性无胶铜电路板基材及其制造方法属于集成电路领域,柔性无胶铜电路板基材包括乙烯基咪唑类化合物、热塑性聚酰亚胺胶，乙烯基咪唑类化合物与热塑性聚酰亚胺胶混合，乙烯基咪唑类化合物是液体型的热塑性聚酰亚胺胶质量的0.5%~2%，反应的温度控在170~220℃，反应时间为1~2h。本发明的柔性无胶铜电路板基材铜箔结合力强，降低产品的整体厚度，超薄铜箔制作成本低。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.033 seconds)
