-
公开(公告)号：CN118278476A
公开(公告)日：2024-07-02
申请号：CN202410367444.2
申请日：2024-03-28
申请人： 安徽大学
摘要： 本发明公开基于忆阻阵列和忆阻器神经元的低功耗实时识别系统，属于忆阻器硬件系统领域；基于忆阻阵列和忆阻器神经元的低功耗实时识别系统包括：数据捕捉模块、ARM核心模块、忆阻器阵列模块，忆阻器神经元模块、图像显示模块以及FPGA模块；所述数据捕捉模块采集图像，将图像转换为数据后流存入VDMA，再经由FPGA模块传入忆阻器阵列模块进行矩阵乘加，将输出的信息传到忆阻器神经元模块进行激活，激活后的数据传至FPGA模块内，再由VDMA传入图像显示模块进行显示，期间ARM核心模块对时序进行控制。本发明利用忆阻器阵列，忆阻器基神经元，处理数据的矩阵向量乘加与激活，从而提升数据处理速度提高资源利用率，使得硬件系统的功耗有着明显降低，速度更快达到实时显示。
-
公开(公告)号：CN117079296A
公开(公告)日：2023-11-17
申请号：CN202310700901.0
申请日：2023-06-14
申请人： 安徽大学
IPC分类号： G06V30/244 , G06V30/18 , G06V10/82 , G06N3/0464 , G06N3/063 , G06N3/08
摘要： 本发明公开了一种基于忆阻器的手写数字识别方法及系统，涉及忆阻器技术领域，包括：接收输入手写数字图片数据，将输入手写数字图片数据进行卷积操作得到特征图数据，将特征图数据转为多维数组模式，标记为多维特征数据；将多维特征数据按列划分，并对每个多维特征数据分配一个权重系数，将对应列的多维特征数据与对应列的权重系数进行乘加，得到所有列的计算结果；将所有列的计算结果与对应列的多维特征数据进行乘加，得到计算结果阵列；将计算结果阵列的数据按列分配概率，得到每列数据所对应的概率系数，将概率系数映射至忆阻器阵列内，以特征图数据输入忆阻器阵列，得到输出结果；将输出结果返回计算机，从而完成手写数字图片的识别任务。
-
公开(公告)号：CN115456193A
公开(公告)日：2022-12-09
申请号：CN202211004818.1
申请日：2022-08-22
申请人： 安徽大学
摘要： 本发明公开了一种基于忆阻器的强化学习硬件加速方法，涉及忆阻器技术领域，首先按批次，即每个batch生成32条回合路径，推理映射到TiO2忆阻器阵列形成策略图谱，将策略图谱信息按列导入32×32忆阻器阵列，利用阵列并行的矩阵乘加运算得到每一列对应回合的价值，经过WTA电路进行比较，输出32个路径中最大的回合价值，最后与之前batch得到的最大价值进行比较，保留最大的那个价值，反复迭代直到收敛，此方法能够使用忆阻器阵列乘加的方式将强化学习算法迭代过程硬件化，能够减少强化学习任务的迭代次数，减少计算机吞吐量。
-
公开(公告)号：CN117011863A
公开(公告)日：2023-11-07
申请号：CN202310700907.8
申请日：2023-06-14
申请人： 安徽大学
摘要： 本发明公开了一种基于忆阻器的验证码数字任务识别方法、系统及设备，涉及忆阻器技术领域，包括以下步骤：接收验证码图片训练数据，将验证码图片训练数据与第一忆阻器阵列相映射得到读电压，将读电压与耦合系数进行矩阵乘加，得到输出电流值；将输出电流值转换为电压脉冲，将电压脉冲输入至存储输入数据的第二忆阻器阵列内进行乘加计算，得到第三忆阻器阵列；将读电压输入第三忆阻器阵列的每列器件内，得到每列器件对应的电流值，将电流值输入电路得到电压值；将电压值转换为编程脉冲更新耦合系数的第一忆阻器阵列；至耦合系数更新完成，得到最终忆阻器阵列，将读电压与最终忆阻器阵列的耦合系数进行矩阵乘加，得到输出结果，将输出结果输入计算机进行训练。
-
公开(公告)号：CN118966297A
公开(公告)日：2024-11-15
申请号：CN202411045700.2
申请日：2024-08-01
申请人： 安徽大学
IPC分类号： G06N3/067 , G06N3/047 , G06N3/0499 , G06N3/08
摘要： 本发明公开光概率节点传感器及贝叶斯变分推断感知计算一体化系统，属于光电传感器领域；光概率节点传感器包括碳化硅纳米线网络光敏层、电流‑电压转换电路、比较器电路以及LIF神经元电路；光信号输入碳化硅纳米线网络光敏层产生电流，并经过电流‑电压转换电路转换为电压信号并放大；比较器电路将放大后的电压信号与随机阈值比较输出二进制信号，LIF神经元电路累积二进制信号，当达到阈值时发放脉冲，作为光概率节点传感器的最终输出；贝叶斯变分推断感知计算一体化系统，包括光概率节点传感器阵列、贝叶斯神经网络层、变分推断模块、存储单元以及控制逻辑。
-
公开(公告)号：CN115983358A
公开(公告)日：2023-04-18
申请号：CN202310055769.2
申请日：2023-01-18
申请人： 安徽大学
摘要： 本发明公开了一种基于策略迭代的贝尔曼方程的硬件实现方法，首先输入奖励值到贝尔曼期望方程电路中，求出该奖励值的策略价值；将得到的策略价值输入贝尔曼最优方程电路进行策略迭代求解，求出最优价值；将得到的最优价值映射到由忆阻器阵列组成的策略图谱中，完成每一个状态的最优价值求解，并根据最优价值的大小决定每一个状态的移动方向，达到利用硬件加速贝尔曼方程求解最优价值的目的。该方法能够使用忆阻器阵列乘加的方式将贝尔曼方程硬件化，从而对强化学习硬件系统性能有很大的优化作用。
-
公开(公告)号：CN118313421A
公开(公告)日：2024-07-09
申请号：CN202410273336.9
申请日：2024-03-11
申请人： 安徽大学
IPC分类号： G06N3/047 , G06N3/063 , G06N3/049 , G06N3/0495
摘要： 本发明公开了一种基于忆阻器的表示Sigmoid概率分布方法及系统，涉及忆阻器技术领域，包括以下步骤：接收从忆阻器单元内提取的sigmoid曲线，将sigmoid曲线标记为概率存储S型曲线；接收输入数据，将输入数据量化为概率值，并标记为先验概率；将先验概率通过概率存储S型曲线映射为相应的栅端电压值，将栅端电压值存储至节点忆阻器阵列，并标记为存储概率值；对存储概率值进行量化得到电压信号，将电压信号输入至权重忆阻器阵列，得到输出电流，将输出电流输入下一个节点，从而实现Sigmoid信念网络，本发明能利用1T1R单元晶体管的限流作用直接表示sigmoid概率分布，同时用栅端存储概率值。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.023 秒)
