公开(公告)号：CN106484631A

公开(公告)日：2017-03-08

申请号：CN201510871278.0

申请日：2015-12-02

Applicant: 安徽大学

Inventor： 柯导明 ,  常红 ,  程国林 ,  张平 ,  陈浩 ,  张世阳 ,  吕苗

IPC: G06F12/08

CPC classification number: G06F12/0866

Abstract: 一种新弹性缓冲器结构，包括存储单元、同步单元、阈值监测单元、输入检测单元、写指针控制单元、输出检测单元、输出控制单元以及读指针控制单元。输入检测单元和写指针控制单元位于恢复时钟域，协同存储单元、同步单元和阈值监测单元完成SKP的添加操作。输出控制单元以及读指针控制单元位于本地时钟域，协同存储单元、同步单元和阈值监测单元完成SKP的删除操作。另外，一种新SKP添加方法亦被提出，其特征为利用读指针的暂停来实现SKP的添加。

公开(公告)号：CN106533613A

公开(公告)日：2017-03-22

申请号：CN201610001781.5

申请日：2016-01-05

Applicant: 安徽大学

Inventor： 柯导明 ,  张平 ,  常红 ,  程国林 ,  陈浩 ,  吕苗 ,  胡鹏飞

IPC: H04L1/00

CPC classification number: H04L1/0015

Abstract: 新型高速8B/10B编码电路技术发明涉及数字通信传输编码技术领域，用低时钟频率增加处理数据位宽的技术解决高速接口数据传输对高时钟频率的要求。本发明用于高速8B/10B编码电路，在125MHz下处理32bit数据得到40bit数据，相当于在500MHz频率下对8bit数据进行8B10B编码。通过对四组数据同时进行正负列表编码得到8组数据及极性，再由均衡检测控制模块输出4组10bit编码，最后高频输出10bit数据，解决了传输过程中时序紧张的问题以及降低了对器件、电路和芯片的要求。