公开(公告)号：CN118862819A

公开(公告)日：2024-10-29

申请号：CN202410886185.4

申请日：2024-07-03

Applicant: 安徽大学

Inventor： 宋钛

IPC: G06F30/398 ,  H01R13/66 ,  H01L23/488 ,  G06F30/392

Abstract: 本发明涉及电子信息技术领域，公开了USB Type‑C接口高性能智能桥接芯片及其设计方法，包括USB Type‑C接口高性能智能桥接芯片，包括芯片主体，芯片主体连接有焊盘模块和SPI Flash模块，芯片主体包括VLPLL/TXPLL Combo模块、桥接芯片模块、I2C Slave模块和MPU模块，VLPLL/TXPLL Combo模块连接有REG/Control模块。本发明通过采用可逆插拔设计、高速数据传输、高功率充电、多功能性、多协议支持和智能化特性，实现了对现有Type‑C桥接芯片的改进和升级，提高了芯片的性能、降低了制造成本、增强了芯片的兼容性和安全性，为电子设备接口的统一化提供了有力的技术支持。

公开(公告)号：CN112260679B

公开(公告)日：2022-10-14

申请号：CN202011112147.1

申请日：2020-10-16

Applicant: 安徽大学

Inventor： 闫爱斌 ,  钱奎奎 ,  许哲龙 ,  崔杰 ,  倪天明 ,  宋钛 ,  黄正峰

IPC: H03K19/017

Abstract: 本发明涉及一种基于C单元的三节点翻转自恢复锁存器，包括矩阵存储模块和八个传输门；所述矩阵存储模块由十六个二输入C单元组成，所述八个传输门包括第一传输门TG1、第二传输门TG2、第三传输门TG3、第四传输门TG4、第五传输门TG5、第六传输门TG6、第七传输门TG7和第八传输门TG8；所述第一传输门TG1、第二传输门TG2、第三传输门TG3、第四传输门TG4的信号输入端均作为锁存器的数据输入端D，所述第四C单元CE4的第一信号输入端作为锁存器的数据输出端。本发明提高了锁存器电路的可靠性；在锁存器输入端和输出端要求具有同向逻辑值的情况下，本发明提供的锁存器未增加面积开销。此外，由于在透明模式下，输入端和输出端仅存在一个传输门，传播延迟大大降低。

公开(公告)号：CN114817915A

公开(公告)日：2022-07-29

申请号：CN202210288503.8

申请日：2022-03-23

Applicant: 安徽大学

Inventor： 宋钛 ,  汪德宇

IPC: G06F21/56 ,  G06F21/76

Abstract: 本发明公开了一种硬件木马监测方法、装置及可存储介质，涉及硬件木马检测技术领域，其中方法包括：获取所述可信电路的第一关键路径以及所述待测电路的第二关键路径，并获取所述第一关键路径对应的第一路径时延、所述第二关键路径对应的第二路径时延；获取所述第一关键路径中的结点频率，并按由小到大的顺序进行排序，根据预设阈值选择结点插入木马电路，并利用LDA联合线性回归方法对所述第一最大时延与所述第二最大时延进行分析；对分析结果进行处理，判断所述待测电路是否含有木马；本发明通过对比木马电路与可信电路的延时差异来识别木马。

公开(公告)号：CN118750009A

公开(公告)日：2024-10-11

申请号：CN202410874720.4

申请日：2024-07-02

Applicant: 安徽大学

Inventor： 宋钛

IPC: A61B5/372 ,  A61B5/369 ,  A61B5/00

Abstract: 本发明涉及脑机接口技术领域，公开了基于脑机接口的非侵入式康复治疗与控制系统，基于脑机接口的非侵入式康复治疗与控制系统，其特征在于，包括依次连接的脑电信号采集模块、信号处理模块、解码模块、控制接口模块和外部设备模块，脑电信号采集模块与解码模块连接；所述脑电信号采集模块包括意图采集单元以及依次连接的电极采样单元、前置放大单元和模数转换单元，意图采集单元与解码模块连接；所述信号处理模块包括依次连接的滤波单元、放大单元和基准单元，滤波单元与模数转换单元连接，基准单元与解码模块连接。本发明能够提高人机交互效率：通过脑机接口技术，人脑可以直接与外部设备或机器进行通信和控制，从而大大提高了人机交互的效率和速度；这种直接的通信方式减少了传统输入设备的限制，使得人们能够更快、更准确地表达自己的意图和需求。

公开(公告)号：CN112260679A

公开(公告)日：2021-01-22

申请号：CN202011112147.1

申请日：2020-10-16

Applicant: 安徽大学

Inventor： 闫爱斌 ,  钱奎奎 ,  许哲龙 ,  崔杰 ,  倪天明 ,  宋钛 ,  黄正峰

IPC: H03K19/017

Abstract: 本发明涉及一种基于C单元的三节点翻转自恢复锁存器，包括矩阵存储模块和八个传输门；所述矩阵存储模块由十六个二输入C单元组成，所述八个传输门包括第一传输门TG1、第二传输门TG2、第三传输门TG3、第四传输门TG4、第五传输门TG5、第六传输门TG6、第七传输门TG7和第八传输门TG8；所述第一传输门TG1、第二传输门TG2、第三传输门TG3、第四传输门TG4的信号输入端均作为锁存器的数据输入端D，所述第四C单元CE4的第一信号输入端作为锁存器的数据输出端。本发明提高了锁存器电路的可靠性；在锁存器输入端和输出端要求具有同向逻辑值的情况下，本发明提供的锁存器未增加面积开销。此外，由于在透明模式下，输入端和输出端仅存在一个传输门，传播延迟大大降低。