公开(公告)号：CN111143271A

公开(公告)日：2020-05-12

申请号：CN202010114950.2

申请日：2020-02-25

Applicant: 威海市天罡仪表股份有限公司

Inventor： 付涛 ,  王晓春 ,  刘海明

IPC: G06F15/163 ,  G06F15/177

Abstract: 本发明涉及一种嵌入式设备中子板类型自动识别方法及系统，其解决了现有电子设备的子板识别系统需要子板有单片机控制，需要软件协议和编程，引脚资源占用多技术问题，其包括主板、子板，主板设有单片机，子板设有并行输入串行输出逻辑芯片、电阻和电容，所述电阻和电容串联后接地，电阻接高电平，并行输入串行输出逻辑芯片的使能引脚接地，电阻和电容之间的结点与并行输入串行输出逻辑芯片的并行数据加载引脚连接；所述并行输入串行输出逻辑芯片的8个数据位引脚被配置为连接高电平或低电平从而形成8位二进制字节，单片机的两个GPI引脚分别通过通讯接口连接并行输入串行输出逻辑芯片的时钟引脚、数据输出引脚；其广泛用于嵌入式设备中子板类型的识别。

公开(公告)号：CN210955070U

公开(公告)日：2020-07-07

申请号：CN202020204922.5

申请日：2020-02-25

Applicant: 威海市天罡仪表股份有限公司

Inventor： 付涛 ,  王晓春 ,  刘海明

IPC: G06F15/163 ,  G06F15/177

Abstract: 本实用新型涉及一种嵌入式设备中子板类型自动识别系统，其解决了现有电子设备的子板识别系统需要子板有单片机控制，需要软件协议和编程，引脚资源占用多技术问题，其包括主板、子板，主板设有单片机，子板设有并行输入串行输出逻辑芯片、电阻和电容，所述电阻和电容串联后接地，电阻接高电平，并行输入串行输出逻辑芯片的使能引脚接地，电阻和电容之间的结点与并行输入串行输出逻辑芯片的并行数据加载引脚连接；所述并行输入串行输出逻辑芯片的8个数据位引脚被配置为连接高电平或低电平从而形成8位二进制字节，单片机的两个GPIO引脚分别通过通讯接口连接并行输入串行输出逻辑芯片的时钟引脚、数据输出引脚；其广泛用于嵌入式设备中子板类型的识别。(ESM)同样的发明创造已同日申请发明专利