总线要求控制电路
    1.
    发明公开

    公开(公告)号:CN1725809A

    公开(公告)日:2006-01-25

    申请号:CN200510082854.X

    申请日:2005-07-11

    CPC classification number: G06F13/3625 G06F13/364

    Abstract: 本发明提供一种总线要求控制电路,能够进行不会出现仅有优先度较高的单元占据总线权的现象的请求信号的输出控制。该电路设有在从接收到要求许可信号后至规定的请求间隔的期间内进行计数的计数器,在计数器的计数期间内,不管缓冲存储器的空闲空间状态如何都禁止发送请求信号。另外,在计数器结束计数后,若缓冲存储器中存在空闲空间,则向判优器发送请求信号。

    图像处理装置和摄像装置

    公开(公告)号:CN101917543B

    公开(公告)日:2012-07-04

    申请号:CN201010145164.5

    申请日:2010-03-19

    CPC classification number: H04N19/423 H04N19/80

    Abstract: 本发明的目的在于,提供能够提高直接连接多个图像处理部时的图像处理效率的图像处理装置和摄像装置。因此,与多级的图像处理部(1061a~106na)分别对应地设置空边保存缓存器(1061b~106nb)。在对图像处理部(1061a~106na)输入图像数据时,将该输入的图像数据中、在下一块行的图像数据的处理中也要使用的空边部分的图像数据存储在空边保存缓存器(1061b~106nb)中。在下一块行的图像数据的处理时,对所输入的图像数据和存储在空边保存缓存器(1061b~106nb)中的图像数据实施图像处理。

    图像处理装置
    3.
    发明授权

    公开(公告)号:CN100389436C

    公开(公告)日:2008-05-21

    申请号:CN200510090232.1

    申请日:2005-08-10

    Abstract: 图像处理装置。本发明提供了一种能够缩短从进行图像再现指示开始到实际显示图像为止的响应时间的图像处理装置。几乎同时开始解压处理和尺寸调整处理。当进行解压处理并结束了预定数据数的解压图像数据的传输时,从JPEG处理部(2)的输出DMA(2d)向存储器控制部(9)发送输出DMA 2d传输结束信号。当从尺寸调整处理部(3)的输入DAM(3a)向尺寸调整部(3b)的解压图像数据的传输结束时,从输入DMA(3a)向存储器控制部(9)发送输入DMA 3a传输结束信号。在存储器控制部(9)中按照输出DMA 2d传输结束信号和输入DMA 3a传输结束信号进行向输入DMA(3a)的输入DMA 3a等待信号的输出控制。在输出了输入DMA 3a等待信号的情况下,使尺寸调整处理部(3)的尺寸调整处理待机。

    图像处理装置以及摄像装置

    公开(公告)号:CN101924875B

    公开(公告)日:2012-10-17

    申请号:CN201010170362.7

    申请日:2010-04-29

    CPC classification number: H04N5/3572

    Abstract: 图像处理装置以及摄像装置。目的是在以块行为单位进行畸变校正处理时消除每个块行的重复处理。设有:畸变校正部;畸变校正范围计算部,对图像数据的每个块行计算所需的矩形范围作为畸变校正范围;控制部,根据当前畸变校正范围和下个畸变校正范围求出要输入到畸变校正部中的图像数据范围,作为输入图像范围;存储控制部,根据当前畸变校正范围和下个畸变校正范围,求出与输入图像范围对应的图像数据中、对于下个块行也需要的图像数据范围;重合部分保存器,将存储控制部求出的范围的图像数据存储为重合部分图像数据。输入畸变校正部中的与输入图像范围对应的图像数据包含从帧存储器中读出的图像数据和从重合部分保存器中读出的重合部分图像数据。

    总线要求控制电路
    5.
    发明授权

    公开(公告)号:CN100388762C

    公开(公告)日:2008-05-14

    申请号:CN200510082854.X

    申请日:2005-07-11

    CPC classification number: G06F13/3625 G06F13/364

    Abstract: 本发明提供一种总线要求控制电路,能够进行不会出现仅有优先度较高的单元占据总线权的现象的请求信号的输出控制。该电路设有在从接收到要求许可信号后至规定的请求间隔的期间内进行计数的计数器,在计数器的计数期间内,不管缓冲存储器的空闲空间状态如何都禁止发送请求信号。另外,在计数器结束计数后,若缓冲存储器中存在空闲空间,则向判优器发送请求信号。

    图像处理装置
    6.
    发明公开

    公开(公告)号:CN1734498A

    公开(公告)日:2006-02-15

    申请号:CN200510090232.1

    申请日:2005-08-10

    Abstract: 图像处理装置。本发明提供了一种能够缩短从进行图像再现指示开始到实际显示图像为止的响应时间的图像处理装置。几乎同时开始解压处理和尺寸调整处理。当进行解压处理并结束了预定数据数的解压图像数据的传输时,从JPEG处理部(2)的输出DMA(2d)向存储器控制部(9)发送输出DMA 2d传输结束信号。当从尺寸调整处理部(3)的输入DAM(3a)向尺寸调整部(3b)的解压图像数据的传输结束时,从输入DMA(3a)向存储器控制部(9)发送输入DMA 3a传输结束信号。在存储器控制部(9)中按照输出DMA 2d传输结束信号和输入DMA 3a传输结束信号进行向输入DMA(3a)的输入DMA 3a等待信号的输出控制。在输出了输入DMA 3a等待信号的情况下,使尺寸调整处理部(3)的尺寸调整处理待机。

    数据处理装置及图像处理装置

    公开(公告)号:CN101795381B

    公开(公告)日:2012-09-05

    申请号:CN201010108554.5

    申请日:2010-01-29

    CPC classification number: G06T1/20

    Abstract: 一种进行流水线方式的处理的数据处理装置,具有:控制部,其控制数据处理序列;第1处理部,其根据开始信号而输入数据,并开始第1数据处理,输出第1数据处理后的数据,并且当第1数据处理结束时,向控制部输出表示第1数据处理结束的信号;和第2处理部,其根据开始信号而输入第1数据处理后的数据,并开始第2数据处理,输出第2数据处理后的数据,并且当第2数据处理结束时,向控制部输出表示第2数据处理结束的信号。控制部在接收到表示第1数据处理结束的信号时,向第1处理部输出下一个开始信号,在接收到表示第2数据处理结束的信号时,向第2处理部输出下一个开始信号。

    图像处理装置
    8.
    发明授权

    公开(公告)号:CN100345436C

    公开(公告)日:2007-10-24

    申请号:CN200510109472.1

    申请日:2005-10-20

    Abstract: 图像处理装置。本发明的课题是提供能够由更节省存储器的电路构成的图像处理装置。作为解决手段,在图像再现时,从存储卡(5)中读出的压缩图像数据在JPEG处理部(2)中被解压缩处理后,被写入到SDRAM(6)中。被写入到SDRAM(6)中的解压缩图像数据在尺寸调整处理部(3)中被读出,并进行尺寸调整处理。存储器控制部(9)根据SDRAM(6)的状态来控制从JPEG处理部(2)向SDRAM(6)的解压缩图像数据的写入和从SDRAM(6)向尺寸调整处理部(3)的解压缩图像数据的读出。

    图像处理装置
    9.
    发明公开

    公开(公告)号:CN1764229A

    公开(公告)日:2006-04-26

    申请号:CN200510109472.1

    申请日:2005-10-20

    Abstract: 本发明的课题是提供能够由更节省存储器的电路构成的图像处理装置。作为解决手段,在图像再现时,从存储卡(5)中读出的压缩图像数据在JPEG处理部(2)中被解压缩处理后,被写入到SDRAM(6)中。被写入到SDRAM(6)中的解压缩图像数据在尺寸调整处理部(3)中被读出,并进行尺寸调整处理。存储器控制部(9)根据SDRAM(6)的状态来控制从JPEG处理部(2)向SDRAM(6)的解压缩图像数据的写入和从SDRAM(6)向尺寸调整处理部(3)的解压缩图像数据的读出。

Patent Agency Ranking