一种基于FPGA的图形加速方法、装置及系统

    公开(公告)号:CN116051354A

    公开(公告)日:2023-05-02

    申请号:CN202211743509.6

    申请日:2022-12-30

    发明人: 吴琼 贾万春 张伟

    IPC分类号: G06T1/20 G06T1/60 G06F15/78

    摘要: 本申请提供一种基于FPGA的图形加速方法、装置及系统,属于图形处理技术领域,FPGA将基础频率晶振作为像素时钟形成标准时序;FPGA以图形处理器绘制的图像的时序为基准,将图像以像素数据方式存入第一片SRAM中;在第一片SRAM存储完成前,FPGA以标准时序从第二片SRAM读取像素并输出至视频编码器;当一帧图像存储完后,FPGA转而从第一片SRAM中以标准时序读取像素并输出至视频编码器,FPGA将新的一帧画面存入第二片SRAM;通过FPGA操作SRAM,将小型图形处理器绘制的低帧率、非标的图像转换为符合国际通用Vesa标准的视频时序,满足通用视频显示或视频记录仪要求。

    一种视频完整性检测方法

    公开(公告)号:CN106791626B

    公开(公告)日:2019-04-23

    申请号:CN201611139552.6

    申请日:2016-12-12

    发明人: 吴琼 邸文斌

    IPC分类号: H04N7/18 H04N17/00

    摘要: 本发明属于航空机载设备技术领域,具体涉及一种视频完整性检测方法。本发明基于FPGA和RAM组,检测速度快,FPGA时钟延时可达纳秒级,且为并行工作方式,可满足超高速应用和实时性等要求;可靠性高,FPGA具有高可靠性,几乎可将整个系统下载于同一芯片中,实现所谓片上系统,从而大大缩小了体积,易于管理。灵活性强,该技术可根据指令实时监控画面中的任一数据;自检率高:该技术可检测数据传输解算链路上任何一个结点的正确性,提高了单台设备或系统的自检率。

    一种视频完整性检测方法

    公开(公告)号:CN106791626A

    公开(公告)日:2017-05-31

    申请号:CN201611139552.6

    申请日:2016-12-12

    发明人: 吴琼 邸文斌

    IPC分类号: H04N7/18 H04N17/00

    CPC分类号: H04N7/18 H04N17/00

    摘要: 本发明属于航空机载设备技术领域,具体涉及一种视频完整性检测方法。本发明基于FPGA和RAM组,检测速度快,FPGA时钟延时可达纳秒级,且为并行工作方式,可满足超高速应用和实时性等要求;可靠性高,FPGA具有高可靠性,几乎可将整个系统下载于同一芯片中,实现所谓片上系统,从而大大缩小了体积,易于管理。灵活性强,该技术可根据指令实时监控画面中的任一数据;自检率高:该技术可检测数据传输解算链路上任何一个结点的正确性,提高了单台设备或系统的自检率。