公开(公告)号：CN116609577A

公开(公告)日：2023-08-18

申请号：CN202310163732.1

申请日：2023-02-16

Applicant: 大邱庆北科学技术院

Inventor： 李政协 ,  李世焕

IPC: G01R19/25

Abstract: 本发明涉及输入阻抗提升装置，输入阻抗提升装置包括：模拟数字转换电路；输入电容器，与模拟数字转换电路的输入端及接地线相连接，在下部形成有第一屏蔽金属；反馈电容器，与模拟数字转换电路的正反馈回路(positive feedback loop)相连接，在下部形成有第二屏蔽金属；以及阻抗提升部，与反馈电容器的两端相连接，基于形成在输入电容器与第一屏蔽金属之间的第一寄生成分及形成在反馈电容器与第二屏蔽金属之间的第二寄生成分提升输入阻抗。

公开(公告)号：CN116614136A

公开(公告)日：2023-08-18

申请号：CN202310125728.6

申请日：2023-02-15

Applicant: 大邱庆北科学技术院

Inventor： 李政协 ,  崔智雄 ,  李世焕

IPC: H03M3/00

Abstract: 本发明涉及连续时间ΔΣ模数转换装置及其操作方法，本发明一实施例的连续时间ΔΣ模数转换装置包括：线性积分器，基于接收预设的输入电压的线性跨导电路(linear Gm circuit)的操作来生成与输入电压相对应的第一输出信号；以及量化器，基于接收第一输出信号的体驱动振荡器(body‑driven VCO)的操作生成与第一输出信号相对应的第二输出信号，基于接收第二输出信号的频率数字转换器(FDC：frequency to digital converter)的操作生成与第二输出信号相对应的数字输出代码。